JPS6233363Y2 - - Google Patents
Info
- Publication number
- JPS6233363Y2 JPS6233363Y2 JP1979053969U JP5396979U JPS6233363Y2 JP S6233363 Y2 JPS6233363 Y2 JP S6233363Y2 JP 1979053969 U JP1979053969 U JP 1979053969U JP 5396979 U JP5396979 U JP 5396979U JP S6233363 Y2 JPS6233363 Y2 JP S6233363Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- transistor
- pulse
- inverter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 21
- 230000005236 sound signal Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 10
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/033—Monostable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
- H03K9/06—Demodulating pulses which have been modulated with a continuously-variable signal of frequency- or rate-modulated pulses
Landscapes
- Circuits Of Receivers In General (AREA)
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
本考案はパルスカウント方式FM検波回路に関
する。以下、図面に基づき説明する。第１図は従
来のパルスカウント方式FM検波回路の概略を示
すブロツク図であり、同図において入力端子１に
印加されたFM信号はリミツタ回路２でパルス信
号に波形整形され、トリガパルス発生回路３でト
リガパルスとなり、ゲート回路４、微分回路５及
びインバータ回路６より成る単安定回路７で一定
幅のパルス信号に変換された後、積分器８を通じ
て出力端子９に検波されたオーデイオ信号が得ら
れる。
する。以下、図面に基づき説明する。第１図は従
来のパルスカウント方式FM検波回路の概略を示
すブロツク図であり、同図において入力端子１に
印加されたFM信号はリミツタ回路２でパルス信
号に波形整形され、トリガパルス発生回路３でト
リガパルスとなり、ゲート回路４、微分回路５及
びインバータ回路６より成る単安定回路７で一定
幅のパルス信号に変換された後、積分器８を通じ
て出力端子９に検波されたオーデイオ信号が得ら
れる。
上記の如き構成のパルスカウント方式FM検波
回路において単安定回路を構成するインバータ回
路に電流スイツチとして機能する差動増幅回路を
使用することにより高調波のラジエーシヨンの発
生の軽滅及び復調出力の増大を図ることができる
等の優位性については先に提案した通りであり
（実開昭54−66962）、更に差動インバータ回路の
帰還に使用しない出力側から反転出力を得られる
等の優位性については先に提案した通りである
（特開昭52−152147）。
回路において単安定回路を構成するインバータ回
路に電流スイツチとして機能する差動増幅回路を
使用することにより高調波のラジエーシヨンの発
生の軽滅及び復調出力の増大を図ることができる
等の優位性については先に提案した通りであり
（実開昭54−66962）、更に差動インバータ回路の
帰還に使用しない出力側から反転出力を得られる
等の優位性については先に提案した通りである
（特開昭52−152147）。
一方検波すべきFM信号の周波数が比較的低く
復調出力信号の上限周波数から十分離れていない
場合は、急峻な遮断特性を有する、コイルＬ、コ
ンデンサＣを用いた、例えばチエビシエフ型ロー
パスフイルタ等が積分器として使用される。
復調出力信号の上限周波数から十分離れていない
場合は、急峻な遮断特性を有する、コイルＬ、コ
ンデンサＣを用いた、例えばチエビシエフ型ロー
パスフイルタ等が積分器として使用される。
第１図に示したパルスカウント方式FM検波回
路の具体例の要部を第２図に示す。同図において
１′は図示しないトリガパルス発生回路からのト
リガパルスが入力される入力端、４はNANDゲー
ト回路、６は微分回路５を介して接続される差動
インバータ回路であり、該差動インバータ回路６
においてトランジスタQ1，Q2のエミツタは共通
接続され、定電流源Isを介して負電源−Ｂに接続
されている。更に前記トランジスタQ1のコレク
タは抵抗R2を介して、又トランジスタQ2のコレ
クタは抵抗R3を介して夫々、正電源＋B1、正電
源＋B2に接続されている。そして前記トランジ
スタQ1のコレクタは前記ゲート回路の一方の入
力端に、トランジスタQ2のコレクタはコイル
L1，L2、コンデンサC2，C3，C4によるチエビシ
エフ型ローパスフイルタ１０（以下、単にLPFと
記す。）を介してコンデンサC5、抵抗R4に夫々、
接続されている。
路の具体例の要部を第２図に示す。同図において
１′は図示しないトリガパルス発生回路からのト
リガパルスが入力される入力端、４はNANDゲー
ト回路、６は微分回路５を介して接続される差動
インバータ回路であり、該差動インバータ回路６
においてトランジスタQ1，Q2のエミツタは共通
接続され、定電流源Isを介して負電源−Ｂに接続
されている。更に前記トランジスタQ1のコレク
タは抵抗R2を介して、又トランジスタQ2のコレ
クタは抵抗R3を介して夫々、正電源＋B1、正電
源＋B2に接続されている。そして前記トランジ
スタQ1のコレクタは前記ゲート回路の一方の入
力端に、トランジスタQ2のコレクタはコイル
L1，L2、コンデンサC2，C3，C4によるチエビシ
エフ型ローパスフイルタ１０（以下、単にLPFと
記す。）を介してコンデンサC5、抵抗R4に夫々、
接続されている。
更に、トランジスタQ1のベースは抵抗R1及び
ダイオードＤの並列回路を介して直流電源E1及
びE2の接続点に接続されると共に、トランジス
タQ2のベースは負電源E1，E2を介して負電源−
Ｂに接続されている。
ダイオードＤの並列回路を介して直流電源E1及
びE2の接続点に接続されると共に、トランジス
タQ2のベースは負電源E1，E2を介して負電源−
Ｂに接続されている。
以上の如き構成からなる従来のパルスカウント
方式FM検波回路の動作を説明する。
方式FM検波回路の動作を説明する。
負トリガパルスに変換されたFM信号が入力端
１′に入力されると、NANDゲート回路４の出力
端からは正のパルス信号が出力され、該正パルス
信号は微分回路５により更に微分パルスに交換さ
れる。
１′に入力されると、NANDゲート回路４の出力
端からは正のパルス信号が出力され、該正パルス
信号は微分回路５により更に微分パルスに交換さ
れる。
一方、前記差動インバータ回路６のトランジス
タQ2はオン状態にあり、トランジスタQ1は通
常、オフ状態にある。そこで前記トランジスタ
Q1のベースに前記微分パルスが印加される場合
について考える。前記NANDゲート回路４の正パ
ルス出力信号の立上り時に正の微分パルスが前記
トランジスタQ1のベースに印加されると、該ト
ランジスタQ1はオン状態に、トランジスタQ2は
オフ状態に夫々、反転動作する。
タQ2はオン状態にあり、トランジスタQ1は通
常、オフ状態にある。そこで前記トランジスタ
Q1のベースに前記微分パルスが印加される場合
について考える。前記NANDゲート回路４の正パ
ルス出力信号の立上り時に正の微分パルスが前記
トランジスタQ1のベースに印加されると、該ト
ランジスタQ1はオン状態に、トランジスタQ2は
オフ状態に夫々、反転動作する。
次いで前記微分回路により決定される時定数
C1R1によつてトランジスタQ1のベース電位が下
がり、スレシヨールド値以下になるとトランジス
タQ1はオフ状態に、トランジスタQ2はオン状態
に反転動作する。そして、前記トランジスタQ2
の出力からは前記微分回路により決定される時定
数C1R1（秒）の時間幅の正パルス信号が得ら
れ、LPF１０、更に直流阻止用の結合コンデンサ
C5、終端抵抗としての抵抗R4よりなる積分器８
を介して出力端９に検波されたオーデイオ信号が
得られる。
C1R1によつてトランジスタQ1のベース電位が下
がり、スレシヨールド値以下になるとトランジス
タQ1はオフ状態に、トランジスタQ2はオン状態
に反転動作する。そして、前記トランジスタQ2
の出力からは前記微分回路により決定される時定
数C1R1（秒）の時間幅の正パルス信号が得ら
れ、LPF１０、更に直流阻止用の結合コンデンサ
C5、終端抵抗としての抵抗R4よりなる積分器８
を介して出力端９に検波されたオーデイオ信号が
得られる。
さて、上記のパルスカウント方式FM検波回路
にあつては、LPF１０のカツトオフ周波数を
100KHzぐらいに設定しなければならないため、
コンデンサC2の値をあまり大きくすることがで
きない。そのため、差動インバータ回路の出力パ
ルス信号をコンデンサC2で平滑しても振幅の大
きい出力パルス信号の繰り返し周期に相当するリ
プル成分が残存し、差動インバータ回路６の差動
対トランジスタQ2のコレクタ電圧の可変範囲で
ある領域を、このリプル成分の振幅分だけ実質的
に狭める結果となり、検波出力のダイナミツクレ
ンジが狭くなる欠点があつた。
にあつては、LPF１０のカツトオフ周波数を
100KHzぐらいに設定しなければならないため、
コンデンサC2の値をあまり大きくすることがで
きない。そのため、差動インバータ回路の出力パ
ルス信号をコンデンサC2で平滑しても振幅の大
きい出力パルス信号の繰り返し周期に相当するリ
プル成分が残存し、差動インバータ回路６の差動
対トランジスタQ2のコレクタ電圧の可変範囲で
ある領域を、このリプル成分の振幅分だけ実質的
に狭める結果となり、検波出力のダイナミツクレ
ンジが狭くなる欠点があつた。
また、差動インバータ回路６の高周波領域で
は、トランジスタQ2のコレクタに出力パルス信
号の繰り返し周期に相当するリプル成分が発生す
るため、トランジスタQ2のコレクタ・ベース間
容量Cbcを介してトランジスタQ2のベースに前記
リプル成分が負帰還電圧として印加され、ベース
電位がこのリプル成分により変動する。このた
め、差動インバータ回路の基準電圧が変動し、微
分回路からの微分パルスのスレツシヨルドレベル
が一定にならず、出力パルス信号のパルス幅が変
動し、検波出力に歪を発生させる原因にもなつて
いたことは別に提案した通りである。（特開昭55
−41045）。
は、トランジスタQ2のコレクタに出力パルス信
号の繰り返し周期に相当するリプル成分が発生す
るため、トランジスタQ2のコレクタ・ベース間
容量Cbcを介してトランジスタQ2のベースに前記
リプル成分が負帰還電圧として印加され、ベース
電位がこのリプル成分により変動する。このた
め、差動インバータ回路の基準電圧が変動し、微
分回路からの微分パルスのスレツシヨルドレベル
が一定にならず、出力パルス信号のパルス幅が変
動し、検波出力に歪を発生させる原因にもなつて
いたことは別に提案した通りである。（特開昭55
−41045）。
さらに、従来、この種のパルスカウント方式
FM検波回路にあつてはLPF１０の終端抵抗R4を
LPF１０の出力端に直流阻止用の結合コンデンサ
C5を介して接続したため、直流的な動作点は差
動インバータ回路６を定電流駆動する定電流源Is
とその負荷抵抗R3の値により、ダイナミツクレ
ンジを最大に取れるように決定し、実際には、ト
ランジスタQ2が飽和しない状態で使用できる最
大の直流出力変化可能範囲の中央付近に設定させ
ている。そして、このLPF１０の場合には、入出
力インピーダンスと整合をとる必要性があること
から、負荷抵抗R3の他に通常負荷抵抗R3と同じ
値の終端抵抗R4が必要となるため、交流的な動
作は、結合コンデンサC5が短絡されたと見なす
と、前記動作点を中心にして前記直流出力変化可
能範囲の半分になつてしまい、交流出力としての
ダイナミツクレンジが半分になつてしまう。従つ
て、前記直流出力変化可能範囲までの交流出力振
幅が得られず、Ｓ／Ｎを改善する際の障害となつ
ていた。
FM検波回路にあつてはLPF１０の終端抵抗R4を
LPF１０の出力端に直流阻止用の結合コンデンサ
C5を介して接続したため、直流的な動作点は差
動インバータ回路６を定電流駆動する定電流源Is
とその負荷抵抗R3の値により、ダイナミツクレ
ンジを最大に取れるように決定し、実際には、ト
ランジスタQ2が飽和しない状態で使用できる最
大の直流出力変化可能範囲の中央付近に設定させ
ている。そして、このLPF１０の場合には、入出
力インピーダンスと整合をとる必要性があること
から、負荷抵抗R3の他に通常負荷抵抗R3と同じ
値の終端抵抗R4が必要となるため、交流的な動
作は、結合コンデンサC5が短絡されたと見なす
と、前記動作点を中心にして前記直流出力変化可
能範囲の半分になつてしまい、交流出力としての
ダイナミツクレンジが半分になつてしまう。従つ
て、前記直流出力変化可能範囲までの交流出力振
幅が得られず、Ｓ／Ｎを改善する際の障害となつ
ていた。
本考案の目的は上記従来回路の欠点のうち、ダ
イナミツクレンジに関する問題を解消し、Ｓ／Ｎ
改善の際の障害を取り除いたパルスカウント方式
FM検波回路を提供することにある。
イナミツクレンジに関する問題を解消し、Ｓ／Ｎ
改善の際の障害を取り除いたパルスカウント方式
FM検波回路を提供することにある。
第３図は本考案に係るパルスカウント方式FM
検波回路の一実施例を示し、第２図の従来例と異
なる点は、LPF１０の終端抵抗R4を前記差動イ
ンバータ６の出力側負荷抵抗R3の接続される正
電源＋B2と前記LPF１０の出力端との間に挿入
し、差動インバータ回路６の定電流源Isの電流が
前記LPF１０の終端抵抗R4にも流れる如く構成
し、前記LPF１０の出力端９と終端抵抗R4の間
に介在された直流阻止用の結合コンデンサC5を
なくした点にある。尚、従来例と同様な検波出力
を得るためにコンデンサC5を積分器８の出力端
９と終端抵抗R4の間に接続して構成してもよ
い。また、第１図乃至第３図において同一の参照
符号は同一の部材もしくは同等の機能を有する手
段を示すものとする。
検波回路の一実施例を示し、第２図の従来例と異
なる点は、LPF１０の終端抵抗R4を前記差動イ
ンバータ６の出力側負荷抵抗R3の接続される正
電源＋B2と前記LPF１０の出力端との間に挿入
し、差動インバータ回路６の定電流源Isの電流が
前記LPF１０の終端抵抗R4にも流れる如く構成
し、前記LPF１０の出力端９と終端抵抗R4の間
に介在された直流阻止用の結合コンデンサC5を
なくした点にある。尚、従来例と同様な検波出力
を得るためにコンデンサC5を積分器８の出力端
９と終端抵抗R4の間に接続して構成してもよ
い。また、第１図乃至第３図において同一の参照
符号は同一の部材もしくは同等の機能を有する手
段を示すものとする。
既述の如く差動インバータ回路６を用いて検波
出力を取り出す如く構成としたパルスカウント方
式FM検波回路では、その差動インバータ回路６
のダイナミツクレンジを考慮して設定される。即
ち、FM検波器としての動作点をトランジスタQ2
が飽和しない状態で使用できる最大の直流出力変
化可能範囲の中央附近に設定する。ここで動作点
とは所定の周波数のFM信号が前記パルスカウン
ト方式FM検波回路に印加された時の差動インバ
ータ回路の出力パルス信号（一般にデユーテイ50
％に設定する。）の平均直流電圧を意味する。そ
こで前記LPF１０の終端抵抗R4に正電源＋B2に
より本実施例の如く電流を流すようにすると共
に、定電流源Isに流れる電流を増加させてやり、
負荷抵抗R3に流れる電流を従来の第２図に示す
負荷抵抗R3と同じにすることにより、動作点を
ダイナミツクレンジを最大に使えるトランジスタ
Q2の直流変化可能範囲の中央附近に設定する。
出力を取り出す如く構成としたパルスカウント方
式FM検波回路では、その差動インバータ回路６
のダイナミツクレンジを考慮して設定される。即
ち、FM検波器としての動作点をトランジスタQ2
が飽和しない状態で使用できる最大の直流出力変
化可能範囲の中央附近に設定する。ここで動作点
とは所定の周波数のFM信号が前記パルスカウン
ト方式FM検波回路に印加された時の差動インバ
ータ回路の出力パルス信号（一般にデユーテイ50
％に設定する。）の平均直流電圧を意味する。そ
こで前記LPF１０の終端抵抗R4に正電源＋B2に
より本実施例の如く電流を流すようにすると共
に、定電流源Isに流れる電流を増加させてやり、
負荷抵抗R3に流れる電流を従来の第２図に示す
負荷抵抗R3と同じにすることにより、動作点を
ダイナミツクレンジを最大に使えるトランジスタ
Q2の直流変化可能範囲の中央附近に設定する。
こうすることにより、負荷抵抗R3に流れる電
流とほぼ同じ電流を終端抵抗R4にも流すことが
でき、トランジスタQ2の交流出力変化可能範囲
が前記直流変化可能範囲と同様に最大にとれ、し
かも前記定電流源Isの電流を増加させることによ
り、差動インバータ回路の出力に生じるリプル成
分の振幅分を前記差動インバータ回路の出力電圧
の可変範囲全体に対してその割合を小さくするこ
とができるので、出力端９における交流出力信号
のダイナミツクレンジをより広くすることができ
る。
流とほぼ同じ電流を終端抵抗R4にも流すことが
でき、トランジスタQ2の交流出力変化可能範囲
が前記直流変化可能範囲と同様に最大にとれ、し
かも前記定電流源Isの電流を増加させることによ
り、差動インバータ回路の出力に生じるリプル成
分の振幅分を前記差動インバータ回路の出力電圧
の可変範囲全体に対してその割合を小さくするこ
とができるので、出力端９における交流出力信号
のダイナミツクレンジをより広くすることができ
る。
しかも、定電流源Isの電流を増加した分だけ
FM検波出力レベルが増加するので、LPF１０の
挿入損失を補うことができ、Ｓ／Ｎを改善するこ
とができる。
FM検波出力レベルが増加するので、LPF１０の
挿入損失を補うことができ、Ｓ／Ｎを改善するこ
とができる。
また、本考案は前記差動インバータ回路６の定
電流源Isの電流を前記LPF１０の終端抵抗R4にも
流れる如く構成したので、前記定電流源Isの電流
を適宜調整することにより、前記差動インバータ
回路６の前記動作点を上昇させ、トランジスタ
Q2のコレクタ・ベース間容量Cbcを介してトラン
ジスタQ2のベースに前記リプル成分が負帰還電
圧として印加されることを軽減させることも可能
である。
電流源Isの電流を前記LPF１０の終端抵抗R4にも
流れる如く構成したので、前記定電流源Isの電流
を適宜調整することにより、前記差動インバータ
回路６の前記動作点を上昇させ、トランジスタ
Q2のコレクタ・ベース間容量Cbcを介してトラン
ジスタQ2のベースに前記リプル成分が負帰還電
圧として印加されることを軽減させることも可能
である。
以上本考案によればFM検波出力段に使用する
差動インバータ回路の定電流源の電流容量を増大
させることができ、後段の増幅回路等に対し、十
分大きな復調レベルを得ることができる。
差動インバータ回路の定電流源の電流容量を増大
させることができ、後段の増幅回路等に対し、十
分大きな復調レベルを得ることができる。
第１図は従来のパルスカウント方式FM検波回
路のブロツク図、第２図は第１図のFM検波回路
の要部の具体例を示す回路図、第３図は本考案に
係るパルスカウント方式FM検波回路の要部を示
す回路図である。 １，１′：入力端、２：リミツタ回路、３：ト
リガパルス発生回路、４：ゲート回路、５：微分
回路、６：差動インバータ回路、７：単安定回
路、８：積分器、９：出力端子、１０：LPF、
Q1，Q2：トランジスタ、Is：定電流源、＋B1，＋
B2，−Ｂ，E1，E2：電源。
路のブロツク図、第２図は第１図のFM検波回路
の要部の具体例を示す回路図、第３図は本考案に
係るパルスカウント方式FM検波回路の要部を示
す回路図である。 １，１′：入力端、２：リミツタ回路、３：ト
リガパルス発生回路、４：ゲート回路、５：微分
回路、６：差動インバータ回路、７：単安定回
路、８：積分器、９：出力端子、１０：LPF、
Q1，Q2：トランジスタ、Is：定電流源、＋B1，＋
B2，−Ｂ，E1，E2：電源。
Claims (1)
- FM信号をリミツタ回路、トリガーパルス発生
回路、単安定回路及び積分器を介して検波するこ
とによりオーデイオ信号を得る如くなしたパルス
カウント方式FM検波回路において、前記単安定
回路をゲート回路、微分回路及び差動インバータ
回路で構成し、且つ該差動インバータ回路の出力
側に接続される前記積分器をLC型ローパスフイ
ルタで構成すると共に該ローパスフイルタの終端
抵抗を電源と前記ローパスフイルタの出力端との
間に接続し、該終端抵抗に前記差動インバータ回
路を流れる電流の一部が分流するようにしたこと
を特徴とするパルスカウント方式FM検波回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979053969U JPS6233363Y2 (ja) | 1979-04-20 | 1979-04-20 | |
| US06/140,821 US4350957A (en) | 1979-04-20 | 1980-04-16 | Pulse counter-type FM detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979053969U JPS6233363Y2 (ja) | 1979-04-20 | 1979-04-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5652306U JPS5652306U (ja) | 1981-05-08 |
| JPS6233363Y2 true JPS6233363Y2 (ja) | 1987-08-26 |
Family
ID=12957479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979053969U Expired JPS6233363Y2 (ja) | 1979-04-20 | 1979-04-20 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4350957A (ja) |
| JP (1) | JPS6233363Y2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8613167D0 (en) * | 1986-05-30 | 1986-07-02 | Thorn Emi Datatech Ltd | Circuit |
| FR2743227B1 (fr) * | 1995-12-29 | 1998-03-06 | Thomson Broadcast Systems | Dispositif demodulateur de frequence monolithiquement integrable |
| WO1998054837A1 (en) * | 1997-05-27 | 1998-12-03 | Konecny Cestmir | Apparatus for converting frequency of an electric signal to voltage |
| US7076217B1 (en) | 1999-11-23 | 2006-07-11 | Micro Linear Corporation | Integrated radio transceiver |
| US7027792B1 (en) | 1999-11-23 | 2006-04-11 | Micro Linear Corporation | Topology for a single ended input dual balanced mixer |
| US6441682B1 (en) | 1999-11-23 | 2002-08-27 | Micro Linear Corporation | Active polyphase filter with transconductor cross-coupling of filter sections |
| US6445257B1 (en) | 1999-11-23 | 2002-09-03 | Micro Linear Corporation | Fuse-trimmed tank circuit for an integrated voltage-controlled oscillator |
| US6987816B1 (en) | 1999-11-23 | 2006-01-17 | Micro Linear Corporation | Iris data recovery algorithms |
| US6985541B1 (en) | 1999-11-23 | 2006-01-10 | Micor Linear Corporation | FM demodulator for a low IF receiver |
| WO2001039363A1 (en) * | 1999-11-23 | 2001-05-31 | Micro Linear Corporation | Fm demodulator using monostables |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1312237A (en) * | 1969-07-25 | 1973-04-04 | Mullard Ltd | Electrical circuit arrangements for converting a variable rate of input pulses into a related electrical output quantity |
| JPS5930338B2 (ja) * | 1978-09-18 | 1984-07-26 | 株式会社ケンウッド | 単安定マルチバイブレ−タ |
-
1979
- 1979-04-20 JP JP1979053969U patent/JPS6233363Y2/ja not_active Expired
-
1980
- 1980-04-16 US US06/140,821 patent/US4350957A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4350957A (en) | 1982-09-21 |
| JPS5652306U (ja) | 1981-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6233363Y2 (ja) | ||
| JPS585594B2 (ja) | 整流回路 | |
| JPS59212780A (ja) | レベル検出回路 | |
| JPH0131723B2 (ja) | ||
| JPH045949B2 (ja) | ||
| JPH0212732Y2 (ja) | ||
| JPS5840648Y2 (ja) | 圧縮増幅器 | |
| JPH073929B2 (ja) | Ａｍ検波回路 | |
| US2921196A (en) | Transistor regenerative detector circuit | |
| JPS6318362B2 (ja) | ||
| JPS59813Y2 (ja) | 増幅回路 | |
| JPS6314517Y2 (ja) | ||
| JPS6012381Y2 (ja) | 画質調整回路 | |
| JPS5926671Y2 (ja) | シュミット回路 | |
| JPH0540575Y2 (ja) | ||
| JPH0216608B2 (ja) | ||
| JPH01135206A (ja) | Ｆｍ復調器 | |
| JPS6148283B2 (ja) | ||
| JPS587736Y2 (ja) | 帰還増幅回路 | |
| JPH0336093Y2 (ja) | ||
| JPH0339927Y2 (ja) | ||
| JPS5821223Y2 (ja) | ラジオ受信機 | |
| JP4057143B2 (ja) | 全波整流回路とそれを用いた周波数逓倍回路 | |
| JPS607551Y2 (ja) | パルス幅変調増巾器 | |
| JP2891800B2 (ja) | Ｆｍ復調器 |