JPS6232708B2 - - Google Patents
Info
- Publication number
- JPS6232708B2 JPS6232708B2 JP16346481A JP16346481A JPS6232708B2 JP S6232708 B2 JPS6232708 B2 JP S6232708B2 JP 16346481 A JP16346481 A JP 16346481A JP 16346481 A JP16346481 A JP 16346481A JP S6232708 B2 JPS6232708 B2 JP S6232708B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- voltage
- converter
- inverter transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 11
- 230000004907 flux Effects 0.000 description 11
- 238000004804 winding Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 8
- 238000009499 grossing Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/338—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
- H02M3/3382—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement in a push-pull circuit arrangement
- H02M3/3384—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement in a push-pull circuit arrangement of the parallel type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は、プツシユプル動作を行なう直列共振
コンバータの制御回路に関し、特に、ソフトスタ
ートを円滑にさせるための制御回路に関する。
コンバータの制御回路に関し、特に、ソフトスタ
ートを円滑にさせるための制御回路に関する。
従来のプツシユプル形直列共振コンバータの一
例を第１図に示す。すなわち、インバータトラン
スT1の１次側巻線中点に直流電源の正極を接続
し、１次側巻線の一端はトランジスタスイツチ
Q1のコレクタに接続し、そのエミツタは前記直
流電源の負側に接続する。トランジスタスイツチ
Q1のコレクタ・エミツタ間にはダイオード１が
並列に接続されている。また、前記１次側巻線の
他端と前記直流電源の負極との間にはトランジス
タスイツチQ2およびダイオード１の並列接続回
路が同様に接続されていて、トランジスタQ1，
Q2のベースに相補的に入力する後述する制御信
号によつて上記両トランジスタが交互にオン、オ
フする。そして、インバータトランスT1の２次
側に直列に直列共振回路Ｌ，Ｃおよび全波整流回
路２が直列に接続される。全波整流回路２の出力
は、平滑回路３によつて交流成分が除去されて平
滑され負荷４に直流電流I0が供給される。そし
て、負荷４に直列に接続された出力電流検出器
DETの出力を誤差増幅器EAに入力させる。誤差
増幅器EAは上記出力電流検出器DETの出力電圧
と基準電圧７とを比較し、その差を増幅して電
圧・周波数変換器５に供給する。電圧・周波数変
換器５は入力電圧に対応した周波数の矩形波を発
振する。２相分割回路６は、電圧・周波数変換器
５の周期ごとに互に180゜位相の異つた２つの制
御信号を出力して前記トランジスタスイツチ
Q1，Q2のベースにそれぞれ入力させる。
例を第１図に示す。すなわち、インバータトラン
スT1の１次側巻線中点に直流電源の正極を接続
し、１次側巻線の一端はトランジスタスイツチ
Q1のコレクタに接続し、そのエミツタは前記直
流電源の負側に接続する。トランジスタスイツチ
Q1のコレクタ・エミツタ間にはダイオード１が
並列に接続されている。また、前記１次側巻線の
他端と前記直流電源の負極との間にはトランジス
タスイツチQ2およびダイオード１の並列接続回
路が同様に接続されていて、トランジスタQ1，
Q2のベースに相補的に入力する後述する制御信
号によつて上記両トランジスタが交互にオン、オ
フする。そして、インバータトランスT1の２次
側に直列に直列共振回路Ｌ，Ｃおよび全波整流回
路２が直列に接続される。全波整流回路２の出力
は、平滑回路３によつて交流成分が除去されて平
滑され負荷４に直流電流I0が供給される。そし
て、負荷４に直列に接続された出力電流検出器
DETの出力を誤差増幅器EAに入力させる。誤差
増幅器EAは上記出力電流検出器DETの出力電圧
と基準電圧７とを比較し、その差を増幅して電
圧・周波数変換器５に供給する。電圧・周波数変
換器５は入力電圧に対応した周波数の矩形波を発
振する。２相分割回路６は、電圧・周波数変換器
５の周期ごとに互に180゜位相の異つた２つの制
御信号を出力して前記トランジスタスイツチ
Q1，Q2のベースにそれぞれ入力させる。
上述の直列共振コンバータは、平常動作時にお
いて出力電流I0が予定値より大になると、誤差増
幅器EAの出力電圧が下つて電圧・周波数変換器
５の発振周波数が低下することによりトランジス
タスイツチQ1，Q2のオン、オフの周期が長くな
つて出力電流を低下させるように作用し、逆に出
力電流I0が予定値より小となると、スイツチング
周波数が高くなつて出力電流を増加させるように
動作する。この結果、出力電流I0は予定の値に制
御される。
いて出力電流I0が予定値より大になると、誤差増
幅器EAの出力電圧が下つて電圧・周波数変換器
５の発振周波数が低下することによりトランジス
タスイツチQ1，Q2のオン、オフの周期が長くな
つて出力電流を低下させるように作用し、逆に出
力電流I0が予定値より小となると、スイツチング
周波数が高くなつて出力電流を増加させるように
動作する。この結果、出力電流I0は予定の値に制
御される。
上述の直列共振コンバータの出力を、スイツチ
オン時から徐々に立ち上がらせるために、ソフト
スタート起動が要求される場合がある。例えば、
負荷に急激な変化を与えることが不可とされる場
合である。従来、直列共振コンバータをソフト起
動させるために、第１図に示した起動回路８の出
力をダイオードD1によつて前記誤差増幅器EAの
出力に並列に接続している。起動回路８は積分器
であり、直流ステツプ電圧を入力するとその出力
は入力電圧を積分することにより徐々に上昇す
る。このため、誤差増幅器EAの出力電圧が起動
回路８の出力電圧まで低下するから、電圧・周波
数変換器５の出力周波数が低下し、コンバータの
出力電流I0が小さくなるように制御される。起動
回路８の出力電圧が徐々に上昇するにつれて、ス
イツチング周波数が上昇し、起動回路８の出力電
圧が誤差増幅器７の出力値より高くなると前述し
た本来の平滑制御によつて出力電流が一定に制御
される。
オン時から徐々に立ち上がらせるために、ソフト
スタート起動が要求される場合がある。例えば、
負荷に急激な変化を与えることが不可とされる場
合である。従来、直列共振コンバータをソフト起
動させるために、第１図に示した起動回路８の出
力をダイオードD1によつて前記誤差増幅器EAの
出力に並列に接続している。起動回路８は積分器
であり、直流ステツプ電圧を入力するとその出力
は入力電圧を積分することにより徐々に上昇す
る。このため、誤差増幅器EAの出力電圧が起動
回路８の出力電圧まで低下するから、電圧・周波
数変換器５の出力周波数が低下し、コンバータの
出力電流I0が小さくなるように制御される。起動
回路８の出力電圧が徐々に上昇するにつれて、ス
イツチング周波数が上昇し、起動回路８の出力電
圧が誤差増幅器７の出力値より高くなると前述し
た本来の平滑制御によつて出力電流が一定に制御
される。
上述の従来のソフトスタート起動は、単にスイ
ツチング周波数を下げることによつて行なうた
め、インバータトランスT1が飽和してインバー
タ動作が不安定となり、甚だしいときはトランジ
スタQ1，Q2等の破損を生ずるという欠点があ
る。以下第２図を参照してその理由を説明する。
今、ソフトスタート時において、トランジスタ
Q1を期間Ｔsだけオンし、次の期間Ｔsはトランジ
スタQ2をオンし、交互にオン、オフをくり返す
ものとする。共振用コンデンサＣの両端の電圧Ｖ
cは、トランジスタQ1のオン時ｔ＝０から共振周
期の1/2の期間Tonまでの間に、 Ｖc＝１／Ｃ∫Ｔｏｎ ０I1dt＝１／Ｃ∫Ｔｏｎ ０Ipk sinωｔ dt＝２Ｉｐｋ／Ｃπ・Ｔpo ………(1) まで充電される。ただし、I1は共振回路に流れる
電流であり、第２図ａの曲線I1のようになる。又
Ｉpkは上記I1の最大値である。又ωは共振回路の
共振角周波数でありＴpo＝π／ωの関係がある。コン デンサＣの両端電圧Ｖcは第２図ｃに示すように
なる。
ツチング周波数を下げることによつて行なうた
め、インバータトランスT1が飽和してインバー
タ動作が不安定となり、甚だしいときはトランジ
スタQ1，Q2等の破損を生ずるという欠点があ
る。以下第２図を参照してその理由を説明する。
今、ソフトスタート時において、トランジスタ
Q1を期間Ｔsだけオンし、次の期間Ｔsはトランジ
スタQ2をオンし、交互にオン、オフをくり返す
ものとする。共振用コンデンサＣの両端の電圧Ｖ
cは、トランジスタQ1のオン時ｔ＝０から共振周
期の1/2の期間Tonまでの間に、 Ｖc＝１／Ｃ∫Ｔｏｎ ０I1dt＝１／Ｃ∫Ｔｏｎ ０Ipk sinωｔ dt＝２Ｉｐｋ／Ｃπ・Ｔpo ………(1) まで充電される。ただし、I1は共振回路に流れる
電流であり、第２図ａの曲線I1のようになる。又
Ｉpkは上記I1の最大値である。又ωは共振回路の
共振角周波数でありＴpo＝π／ωの関係がある。コン デンサＣの両端電圧Ｖcは第２図ｃに示すように
なる。
一方、この期間におけるインバータトランス
T1に生じる磁束変化量Φ１は、 Φ１＝１／ｎ１∫Ｔｏｎ ０Ｖiodt＝Ｖｉｏ／ｎ１・Ｔ
po………(2) で表わされる。ただし、n1はインバータトランス
T1の１次側の半分の巻回数であり、Ｖioは直流電
源の電圧である。
T1に生じる磁束変化量Φ１は、 Φ１＝１／ｎ１∫Ｔｏｎ ０Ｖiodt＝Ｖｉｏ／ｎ１・Ｔ
po………(2) で表わされる。ただし、n1はインバータトランス
T1の１次側の半分の巻回数であり、Ｖioは直流電
源の電圧である。
次に、Ｔpo≦ｔ≦Ｔsの期間に、コンデンサＣ
の蓄積電荷が全波整流回路２、平滑回路３、トラ
ンスT1の２次インダクタンスL0および共振イン
ダクタンスＬを通して放電しようとするため、イ
ンバータトランスT1の２次側には引続き同じ方
向の磁束変化Φ２を生じる。該磁束変化Φ２は、 Φ２＝１／ｎ２∫Ｔｓ Ｔｐｏ（Ｖc−V0）dt＝１／ｎ２（Ｖc−V0）（Ｔs−Ｔpo） ………(3) である。ただし、n2はトランスT1の２次巻線
数、V0は平滑回路３の入力端電圧である。
の蓄積電荷が全波整流回路２、平滑回路３、トラ
ンスT1の２次インダクタンスL0および共振イン
ダクタンスＬを通して放電しようとするため、イ
ンバータトランスT1の２次側には引続き同じ方
向の磁束変化Φ２を生じる。該磁束変化Φ２は、 Φ２＝１／ｎ２∫Ｔｓ Ｔｐｏ（Ｖc−V0）dt＝１／ｎ２（Ｖc−V0）（Ｔs−Ｔpo） ………(3) である。ただし、n2はトランスT1の２次巻線
数、V0は平滑回路３の入力端電圧である。
従つて、期間Ｔsすなわち半周期間におけるイ
ンバータトランスT1の全磁束変化量Φは、 Φ＝Φ１＋Φ２＝Ｖｉｏ／ｎ１・Ｔpo＋１／ｎ２（Ｖc−V0）・（Ｔs−Ｔpo） となる。ここで、インバータトランスT1の２次
側の電圧をV1とすると、 Ｖio・ｎ２／ｎ１＝V1＝Ｖc−V0 であり、第２図ｂに示すように期間Ｔs中ほぼ一
定値であり、 Φ≒Ｖｃ−Ｖ０／ｎ２Ｔs ………(4) と表わすことができる。なお、インダクタンスＬ
の両端電圧ＶLおよび全波整流器２の入力端電圧
V2（≒V0）を同図ｄおよびｅに示す。
ンバータトランスT1の全磁束変化量Φは、 Φ＝Φ１＋Φ２＝Ｖｉｏ／ｎ１・Ｔpo＋１／ｎ２（Ｖc−V0）・（Ｔs−Ｔpo） となる。ここで、インバータトランスT1の２次
側の電圧をV1とすると、 Ｖio・ｎ２／ｎ１＝V1＝Ｖc−V0 であり、第２図ｂに示すように期間Ｔs中ほぼ一
定値であり、 Φ≒Ｖｃ−Ｖ０／ｎ２Ｔs ………(4) と表わすことができる。なお、インダクタンスＬ
の両端電圧ＶLおよび全波整流器２の入力端電圧
V2（≒V0）を同図ｄおよびｅに示す。
一方、出力電流I0は、
I0＝１／Ｔｓ∫Ｔｓ ０I1dt＝２／πＴｐｏ／ＴｓＩ
pk………(5) となることから、Ｉpkがほぼ一定のままで単にス
イツチング周波数（1/2Ｔs）を低い周波数からス
タートさせ、徐々に増加させることによつて、出
力電流I0を徐々に立上がらせることが可能であ
る。しかし、(4)式から理解されるように、スイツ
チング周期2Tsを大にすると、半周期Ｔs内におけ
るインバータトランスT1の磁束変化量Φが大に
なつて飽和してしまう。すなわち、インバータト
ランスT1の飽和磁束をΦsとすると、Ｔs≒
ｎ２／Ｖｃ−Ｖ０Φsより大にすることができない。従
つ て、(5)式のI0を零から立上がらせることができ
ず、第３図に示すようなステツプ状の立上がりと
なり、サージが問題となる負荷に対しては好まし
くない。
pk………(5) となることから、Ｉpkがほぼ一定のままで単にス
イツチング周波数（1/2Ｔs）を低い周波数からス
タートさせ、徐々に増加させることによつて、出
力電流I0を徐々に立上がらせることが可能であ
る。しかし、(4)式から理解されるように、スイツ
チング周期2Tsを大にすると、半周期Ｔs内におけ
るインバータトランスT1の磁束変化量Φが大に
なつて飽和してしまう。すなわち、インバータト
ランスT1の飽和磁束をΦsとすると、Ｔs≒
ｎ２／Ｖｃ−Ｖ０Φsより大にすることができない。従
つ て、(5)式のI0を零から立上がらせることができ
ず、第３図に示すようなステツプ状の立上がりと
なり、サージが問題となる負荷に対しては好まし
くない。
本発明の目的は、上述の従来の欠点を解決し、
インバータトランスを飽和させることなく、出力
電流をほぼ０から立上がらせることができる直列
共振コンバーダ制御回路を提供することにある。
インバータトランスを飽和させることなく、出力
電流をほぼ０から立上がらせることができる直列
共振コンバーダ制御回路を提供することにある。
本発明の制御回路は、インバータトランスと、
該インバータトランスの２次側に接続した直列共
振回路と全波整流回路の直列接続回路と、上記全
波整流回路の出力から負荷に供給させる電流を検
出する出力電流検出器と、該出力電流検出器の出
力値と基準値との差を増幅する誤差増幅器と、該
誤差増幅器の出力電圧を対応する周波数に変換す
る電圧・周波数変換器と、該電圧周波数変換器の
出力波形を分相して相互に180゜位相の異なる２
つの制御信号を発生する２相分割回路と、上記制
御信号によつて前記インバータトランスの入力を
オン、オフする２個のトランジスタスイツチとを
備えて出力電流の大小に対応して前記電圧・周波
数変換器の出力周波数を変化させることにより出
力電流が制御される直列共振コンバータにおい
て、直流ステツプ電圧を入力とする積分器の出力
をダイオードを介して前記誤差増幅器の出力に並
列に接続し、かつ、該積分器の出力によつて制御
された幅のパルスを出力するパルス幅変換器を備
えて、前記２相分割回路の出力信号の周期を前記
積分器の出力によつて制御するとともに、その幅
を上記パルス幅変換器の出力パルスの幅に制限し
て前記トランジスタスイツチの制御入力とするよ
うに構成したことを特徴とする。
該インバータトランスの２次側に接続した直列共
振回路と全波整流回路の直列接続回路と、上記全
波整流回路の出力から負荷に供給させる電流を検
出する出力電流検出器と、該出力電流検出器の出
力値と基準値との差を増幅する誤差増幅器と、該
誤差増幅器の出力電圧を対応する周波数に変換す
る電圧・周波数変換器と、該電圧周波数変換器の
出力波形を分相して相互に180゜位相の異なる２
つの制御信号を発生する２相分割回路と、上記制
御信号によつて前記インバータトランスの入力を
オン、オフする２個のトランジスタスイツチとを
備えて出力電流の大小に対応して前記電圧・周波
数変換器の出力周波数を変化させることにより出
力電流が制御される直列共振コンバータにおい
て、直流ステツプ電圧を入力とする積分器の出力
をダイオードを介して前記誤差増幅器の出力に並
列に接続し、かつ、該積分器の出力によつて制御
された幅のパルスを出力するパルス幅変換器を備
えて、前記２相分割回路の出力信号の周期を前記
積分器の出力によつて制御するとともに、その幅
を上記パルス幅変換器の出力パルスの幅に制限し
て前記トランジスタスイツチの制御入力とするよ
うに構成したことを特徴とする。
次に、本発明について、図面を参照して詳細に
説明する。
説明する。
第４図は、本発明の一実施例を示す一部回路図
を含むブロツク図である。すなわち、トランジス
タスイツチQ1，Q2のコレクタ・エミツタ間にそ
れぞれダイオード１を並列に接続し、エミツタを
共通に接続して直流電源の負側に接続し、コレク
タはそれぞれインバータトランスT1の１次巻線
の両端に接続する。上記１次巻線の中点には前記
直流電源の正側が接続されている。インバータト
ランスT1の２次側巻線の一端を、インダクタン
スＬとコンデンサＣからなる直列共振回路に接続
し、上記２次巻線の他端と上記コンデンサＣとの
間に全波整流回路２を接続し、その出力側は平滑
回路３を通して負荷４に接続される。負荷４に直
列に出力電流検出回路DETを接続し、その出力
は誤差増幅器EAによつて基準電圧７と比較さ
れ、その差電圧を増幅して電圧周波数変換器５に
入力させる。電圧・周波数変換器５は入力電圧に
対応した周波数の矩形波を発振する。２相分割回
路６は、電圧・周波数変換器５の周期ごとに互に
180゜位相の異つた２つの制御信号ｂおよびｃを
出力して平常時の前記トランジスタQ1，Q2の制
御信号とする。また、ステツプ電圧の入力により
徐々に電圧が上昇する起動回路８の出力をダイオ
ードD1を介して前記誤差増幅器EAの出力に並列
に接続する。以上は従来例と同様であるが、本実
施例ではさらに、起動回路８の出力をダイオード
D2を介してパルス幅変換器９に接続する。パル
ス幅変換器９は、前記電圧・周波数変換器５の出
力信号ａの立下りごとにトルガされ、前記起動回
路８の出力電圧によつてパルス幅が制御されたパ
ルス信号ｄを出力する。パルス信号ｄのパルス幅
については後述する。次に、２相分割回路１０
は、前記パルス信号ｄの立下りごとに状態反転し
た信号ｅと、該信号ｅと逆位相の信号ｆとを出力
する。上記信号ｅと前記制御信号ｂとを図示され
ないアンド回路を介して制御信号ｈを作成し、前
記トランジスタQ2のベースに印加する。また、
上記信号ｆと前記制御信号ｃとを図示されないア
ンド回路を介して制御信号ｇとして前記トランジ
スタQ1のベースに印加する。
を含むブロツク図である。すなわち、トランジス
タスイツチQ1，Q2のコレクタ・エミツタ間にそ
れぞれダイオード１を並列に接続し、エミツタを
共通に接続して直流電源の負側に接続し、コレク
タはそれぞれインバータトランスT1の１次巻線
の両端に接続する。上記１次巻線の中点には前記
直流電源の正側が接続されている。インバータト
ランスT1の２次側巻線の一端を、インダクタン
スＬとコンデンサＣからなる直列共振回路に接続
し、上記２次巻線の他端と上記コンデンサＣとの
間に全波整流回路２を接続し、その出力側は平滑
回路３を通して負荷４に接続される。負荷４に直
列に出力電流検出回路DETを接続し、その出力
は誤差増幅器EAによつて基準電圧７と比較さ
れ、その差電圧を増幅して電圧周波数変換器５に
入力させる。電圧・周波数変換器５は入力電圧に
対応した周波数の矩形波を発振する。２相分割回
路６は、電圧・周波数変換器５の周期ごとに互に
180゜位相の異つた２つの制御信号ｂおよびｃを
出力して平常時の前記トランジスタQ1，Q2の制
御信号とする。また、ステツプ電圧の入力により
徐々に電圧が上昇する起動回路８の出力をダイオ
ードD1を介して前記誤差増幅器EAの出力に並列
に接続する。以上は従来例と同様であるが、本実
施例ではさらに、起動回路８の出力をダイオード
D2を介してパルス幅変換器９に接続する。パル
ス幅変換器９は、前記電圧・周波数変換器５の出
力信号ａの立下りごとにトルガされ、前記起動回
路８の出力電圧によつてパルス幅が制御されたパ
ルス信号ｄを出力する。パルス信号ｄのパルス幅
については後述する。次に、２相分割回路１０
は、前記パルス信号ｄの立下りごとに状態反転し
た信号ｅと、該信号ｅと逆位相の信号ｆとを出力
する。上記信号ｅと前記制御信号ｂとを図示され
ないアンド回路を介して制御信号ｈを作成し、前
記トランジスタQ2のベースに印加する。また、
上記信号ｆと前記制御信号ｃとを図示されないア
ンド回路を介して制御信号ｇとして前記トランジ
スタQ1のベースに印加する。
上述の、各部の電圧波形を第５図に示す。同図
ａは、電圧・周波数変換器５の出力ａを示し、そ
の周期は、誤差増幅器EAの出力電圧に対応す
る。しかし、起動時においては、起動回路８の出
力電圧が低いため、起動回路８の出力電圧に対応
することになる。同図ｂ，ｃはそれぞれ２相分割
回路６の出力信号ｂおよびｃを示す。同図ｄはパ
ルス幅変換器９の出力波形を示し、同図ｅ，ｆは
それぞれ２相分割回路１０の２相の出力ｅおよび
ｆを示す。同図ｇはトランジスタQ1のベースに
印加される制御信号ｇであり、上記信号ｃとｆの
論理積である。また同図ｈはトランジスタQ2の
ベースに印加される制御信号ｈであり、上記信号
ｂとｅの論理積である。すなわち、トランジスタ
Q1，Q2のベースには、それぞれ起動回路８の出
力電圧に対応した周期とパルス幅を持つたパルス
であつて相互に180゜位相の異なつた制御信号が
入力される。本発明の構成は、上述の実施例に限
定されることなく、例えば、２相分割回路６の出
力信号ｂ，ｃをそれぞれ単安定マルチバイブレー
タに入力させ、該単安定マルチバイブレータのパ
ルス幅を前記起動回路８の出力電圧で制御するよ
うに構成し、該単安定マルチバイブレータの出力
パルスによつて上述の実施例の制御信号ｇ，ｈと
同様な制御信号を得るようにしてもよい。要する
に、周期およびパルス幅が起動回路８の出力電圧
に対応して変化するように構成すればよい。
ａは、電圧・周波数変換器５の出力ａを示し、そ
の周期は、誤差増幅器EAの出力電圧に対応す
る。しかし、起動時においては、起動回路８の出
力電圧が低いため、起動回路８の出力電圧に対応
することになる。同図ｂ，ｃはそれぞれ２相分割
回路６の出力信号ｂおよびｃを示す。同図ｄはパ
ルス幅変換器９の出力波形を示し、同図ｅ，ｆは
それぞれ２相分割回路１０の２相の出力ｅおよび
ｆを示す。同図ｇはトランジスタQ1のベースに
印加される制御信号ｇであり、上記信号ｃとｆの
論理積である。また同図ｈはトランジスタQ2の
ベースに印加される制御信号ｈであり、上記信号
ｂとｅの論理積である。すなわち、トランジスタ
Q1，Q2のベースには、それぞれ起動回路８の出
力電圧に対応した周期とパルス幅を持つたパルス
であつて相互に180゜位相の異なつた制御信号が
入力される。本発明の構成は、上述の実施例に限
定されることなく、例えば、２相分割回路６の出
力信号ｂ，ｃをそれぞれ単安定マルチバイブレー
タに入力させ、該単安定マルチバイブレータのパ
ルス幅を前記起動回路８の出力電圧で制御するよ
うに構成し、該単安定マルチバイブレータの出力
パルスによつて上述の実施例の制御信号ｇ，ｈと
同様な制御信号を得るようにしてもよい。要する
に、周期およびパルス幅が起動回路８の出力電圧
に対応して変化するように構成すればよい。
次に、本実施例の動作について説明する。先
ず、ソフト起動時に、起動回路８にステツプ電圧
を与えると、起動回路８の出力電圧は０から徐々
に上昇する。そして、今、電圧・周波数変換器５
の出力波形が第５図ａのようになつたとする。こ
のとき、前述の説明から明らかなように、トラン
ジスタQ1，Q2のベースにはそれぞれ同図ｇ，ｈ
に示すような制御信号が入力する。該制御信号の
幅τ、および周期2T′sは起動回路８の出力電圧に
対応している。
ず、ソフト起動時に、起動回路８にステツプ電圧
を与えると、起動回路８の出力電圧は０から徐々
に上昇する。そして、今、電圧・周波数変換器５
の出力波形が第５図ａのようになつたとする。こ
のとき、前述の説明から明らかなように、トラン
ジスタQ1，Q2のベースにはそれぞれ同図ｇ，ｈ
に示すような制御信号が入力する。該制御信号の
幅τ、および周期2T′sは起動回路８の出力電圧に
対応している。
第６図は、この状態における各部の電流、電圧
を示す波形図である。すなわち、ｔ＝０でトラン
ジスタQ1がオンし、ｔ＝τすなわち位相角θ
（θ＜π）までの期間は、共振回路LCに第６図ａ
に示すような電流I′1が流れる。この電流によつ
てコンデンサＣが充電され、その両端電圧V′cは
同図ｃに示すようになり、インダクタンスＬの両
端電圧V′Lは同図ｄに示すようななる。また、整
流回路２の入力端電圧V′2（≒V0）は同図ｅに示
す。この間インバータトランスT1の２次巻線に
は、同図ｂに示すような電圧V′1がかかつてい
る。上述のコンデンサＣの電圧V′cは、 V′c＝１／Ｃ∫〓０I′1dt≒１／Ｃ∫〓０Ｉpk sinωｔ＝Ｉｐｋ／Ｃπ（１−cosωτ）・Ｔpo ………(6) ただし、符号Ｉpk、Ｔpo、ω等は、第(1)式に用
いたものと同じである。(6)式から理解されるよう
に、V′cはτを小にすることにより小さくするこ
とができる。また、ｔ＝０からｔ＝τまでのイン
バータトランスT1の磁束変化量Φ′１は、 Φ′１＝１／ｎ１∫〓０Ｖiodt＝Ｖｉｏ／ｎ１τ…
……(7) である。次に、ｔ＝τでトランジスタQ1がオフ
すると、V′cがτ＜ｔ＜T′sの期間に整流回路２、
インバータトランスT1の２次巻線のインダクタ
ンスＬ、共振インダクタンスL0を通して放電し
ようとするため、インバータトランスT1の２次
巻線にはV′c−V′0の電圧がかかる。従つて、この
期間におけるインバータトランスT1に生ずる磁
束変化Φ′２は、 Φ′２＝１／ｎ２∫Ｔ′ｓ〓（V′c−V′0）dt＝１／ｎ２（V′c−V′0）・（T′s−τ） ………(8) ここにV′0は平滑回路３の入力端電圧であり、
整流回路２の入力端電圧V2とほぼ等しい。
を示す波形図である。すなわち、ｔ＝０でトラン
ジスタQ1がオンし、ｔ＝τすなわち位相角θ
（θ＜π）までの期間は、共振回路LCに第６図ａ
に示すような電流I′1が流れる。この電流によつ
てコンデンサＣが充電され、その両端電圧V′cは
同図ｃに示すようになり、インダクタンスＬの両
端電圧V′Lは同図ｄに示すようななる。また、整
流回路２の入力端電圧V′2（≒V0）は同図ｅに示
す。この間インバータトランスT1の２次巻線に
は、同図ｂに示すような電圧V′1がかかつてい
る。上述のコンデンサＣの電圧V′cは、 V′c＝１／Ｃ∫〓０I′1dt≒１／Ｃ∫〓０Ｉpk sinωｔ＝Ｉｐｋ／Ｃπ（１−cosωτ）・Ｔpo ………(6) ただし、符号Ｉpk、Ｔpo、ω等は、第(1)式に用
いたものと同じである。(6)式から理解されるよう
に、V′cはτを小にすることにより小さくするこ
とができる。また、ｔ＝０からｔ＝τまでのイン
バータトランスT1の磁束変化量Φ′１は、 Φ′１＝１／ｎ１∫〓０Ｖiodt＝Ｖｉｏ／ｎ１τ…
……(7) である。次に、ｔ＝τでトランジスタQ1がオフ
すると、V′cがτ＜ｔ＜T′sの期間に整流回路２、
インバータトランスT1の２次巻線のインダクタ
ンスＬ、共振インダクタンスL0を通して放電し
ようとするため、インバータトランスT1の２次
巻線にはV′c−V′0の電圧がかかる。従つて、この
期間におけるインバータトランスT1に生ずる磁
束変化Φ′２は、 Φ′２＝１／ｎ２∫Ｔ′ｓ〓（V′c−V′0）dt＝１／ｎ２（V′c−V′0）・（T′s−τ） ………(8) ここにV′0は平滑回路３の入力端電圧であり、
整流回路２の入力端電圧V2とほぼ等しい。
従つて、半周期間におけるインバータトランス
T1の全磁束変化量Φ′は、 Φ′＝Φ′１＋Φ′２＝Ｖｉｏ／ｎ１τ＋１／ｎ２（V′c−V′0）（T′s−τ）＝Ｖ′ｃ−Ｖ′０／ｎ２T′s
………(9) （〓Ｖioｎ２／ｎ１＝V′1≒V′c−V′0） で表わすことができる。すなわち、起動時におい
て出力電流I′0を略零の状態（V′0＝０）から立ち
上がらせても、インバータトランスT1の飽和磁
束Φsに対して、 Φ′＝Ｖ′ｃ／ｎ２T′s＜Φs ………(10) を満足させれば、インバータトランスT1が飽和
することはない。(10)式を満足させるためには、
V′cを小とすればよく、V′cは(6)式から理解される
ようにパルス幅τを小にすることにより小とする
ことができる。従つて、パルス幅変換器９を起動
回路８の出力電圧によつて制御して、起動回路８
の出力電圧が低くて周期T′sが長いときはパルス
幅τを小とし、周期T′sが徐々に短縮するにつれ
て、パルス幅τを徐々に大にするようにして(10)式
を満足させることができる。本実施例による出力
電圧I0は、第７図に示すように、ほぼ零から徐々
に上昇する。すなわち、インバータトランスの飽
和を生じることなく、安定なソフトスタートが可
能である。
T1の全磁束変化量Φ′は、 Φ′＝Φ′１＋Φ′２＝Ｖｉｏ／ｎ１τ＋１／ｎ２（V′c−V′0）（T′s−τ）＝Ｖ′ｃ−Ｖ′０／ｎ２T′s
………(9) （〓Ｖioｎ２／ｎ１＝V′1≒V′c−V′0） で表わすことができる。すなわち、起動時におい
て出力電流I′0を略零の状態（V′0＝０）から立ち
上がらせても、インバータトランスT1の飽和磁
束Φsに対して、 Φ′＝Ｖ′ｃ／ｎ２T′s＜Φs ………(10) を満足させれば、インバータトランスT1が飽和
することはない。(10)式を満足させるためには、
V′cを小とすればよく、V′cは(6)式から理解される
ようにパルス幅τを小にすることにより小とする
ことができる。従つて、パルス幅変換器９を起動
回路８の出力電圧によつて制御して、起動回路８
の出力電圧が低くて周期T′sが長いときはパルス
幅τを小とし、周期T′sが徐々に短縮するにつれ
て、パルス幅τを徐々に大にするようにして(10)式
を満足させることができる。本実施例による出力
電圧I0は、第７図に示すように、ほぼ零から徐々
に上昇する。すなわち、インバータトランスの飽
和を生じることなく、安定なソフトスタートが可
能である。
以上のように、本発明においては、ソフトスタ
ート時に、起動回路の出力電圧を零から徐々に上
昇させ、それに対応してスイツチング制御パルス
の周期およびパルス幅を制御するように構成した
から、インバータトランスの磁束飽和を生じさせ
ないで安定したソフトスタートを行わせることが
可能である。サージが問題となる負荷を駆動する
のに有用である。
ート時に、起動回路の出力電圧を零から徐々に上
昇させ、それに対応してスイツチング制御パルス
の周期およびパルス幅を制御するように構成した
から、インバータトランスの磁束飽和を生じさせ
ないで安定したソフトスタートを行わせることが
可能である。サージが問題となる負荷を駆動する
のに有用である。
第１図は従来の直列共振コンバータの一例を示
す一部回路図を含むブロツク図、第２図は上記従
来例の主要各部の電流、電圧を示す波形図、第３
図は上記従来例による出力電流の立上がりを示す
図、第４図は本発明の一実施例を示す一部回路図
を含むブロツク図、第５図は上記実施例の各部信
号を示す波形図、第６図は上記実施例の主要各部
の電流、電圧を示す波形図、第７図は上記実施例
による出力電流の立上がりを示す図である。 図において、１……ダイオード、２……全波整
流器、３……平滑回路、４……負荷、５……電
圧・周波数変換器、６……２相分割回路、７……
基準電圧、８……起動回路、９……パルス幅変換
器、１０……２相分割回路、Q1，Q2……トラン
ジスタスイツチ、T1……インバータトランス、
Ｌ……共振インダクタンス、Ｃ……共振コンデン
サ、DET……出力電流検出回路、EA……誤差増
幅器。
す一部回路図を含むブロツク図、第２図は上記従
来例の主要各部の電流、電圧を示す波形図、第３
図は上記従来例による出力電流の立上がりを示す
図、第４図は本発明の一実施例を示す一部回路図
を含むブロツク図、第５図は上記実施例の各部信
号を示す波形図、第６図は上記実施例の主要各部
の電流、電圧を示す波形図、第７図は上記実施例
による出力電流の立上がりを示す図である。 図において、１……ダイオード、２……全波整
流器、３……平滑回路、４……負荷、５……電
圧・周波数変換器、６……２相分割回路、７……
基準電圧、８……起動回路、９……パルス幅変換
器、１０……２相分割回路、Q1，Q2……トラン
ジスタスイツチ、T1……インバータトランス、
Ｌ……共振インダクタンス、Ｃ……共振コンデン
サ、DET……出力電流検出回路、EA……誤差増
幅器。
Claims (1)
- 【特許請求の範囲】 １ インバータトランスと、 該インバータトランスの２次側に接続された直
列共振回路と、 該直列共振回路の出力に接続された全波整流回
路と、 該全波整流回路の出力電流を検出する出力電流
検出器と、 該出力電流検出器の出力値と基準値との差を増
幅する誤差増幅器と、 該誤差増幅器の出力電圧を対応する周波数に変
換する電圧・周波数変換器と、 該電圧周波数変換器の出力波形を分相して相互
に逆位相の２つの制御信号を発生する２相分割回
路と、 上記制御信号により前記インバータトランスの
入力をオン・オフする２個のトランジスタスイツ
チと を備えた直列共振コンバータにおいて、 直流ステツプ電圧を入力とする積分器を含む起
動回路８と、 該積分器の出力を前記誤差増幅器の出力に接続
するダイオードＤ１と、 上記積分器の出力にしたがつて時間幅が制御さ
れたパルスを出力するパルス幅変換器９と、 上記２相分割回路の出力信号のパルス幅を上記
パルス幅変換器の出力パルスの幅に制限して前記
トランジスタスイツチの制御入力とする回路と を備えたことを特徴とする直列共振コンバータ制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16346481A JPS5866577A (ja) | 1981-10-15 | 1981-10-15 | 直列共振コンバ−タ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16346481A JPS5866577A (ja) | 1981-10-15 | 1981-10-15 | 直列共振コンバ−タ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5866577A JPS5866577A (ja) | 1983-04-20 |
| JPS6232708B2 true JPS6232708B2 (ja) | 1987-07-16 |
Family
ID=15774367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16346481A Granted JPS5866577A (ja) | 1981-10-15 | 1981-10-15 | 直列共振コンバ−タ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5866577A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008035650A (ja) * | 2006-07-31 | 2008-02-14 | Nec Corp | 定電流／定電流変換器用出力電流制御回路及びそれを備えた出力電流制御機能付き定電流／定電流変換器 |
| JP2010052039A (ja) * | 2008-07-30 | 2010-03-11 | Isel Co Ltd | 摩擦攪拌加工装置及び摩擦攪拌加工用ツールの再生方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4598351A (en) * | 1984-02-27 | 1986-07-01 | Sundstrand Corporation | Soft-start control for a push-pull converter-regulator with a flux balancing circuit |
| DE3688456T2 (de) * | 1985-11-15 | 1993-09-09 | Nec Corp | Startsteuerschaltung zur anpassung eines stromkonvertors an verschiedene lasten. |
| US6154375A (en) * | 1999-10-08 | 2000-11-28 | Philips Electronics North America Corporation | Soft start scheme for resonant converters having variable frequency control |
| JP5365136B2 (ja) * | 2007-11-01 | 2013-12-11 | 富士電機株式会社 | 電力変換装置の駆動装置 |
| JP5591002B2 (ja) * | 2010-07-22 | 2014-09-17 | 新電元工業株式会社 | 電流共振型コンバータ及びその制御方法 |
-
1981
- 1981-10-15 JP JP16346481A patent/JPS5866577A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008035650A (ja) * | 2006-07-31 | 2008-02-14 | Nec Corp | 定電流／定電流変換器用出力電流制御回路及びそれを備えた出力電流制御機能付き定電流／定電流変換器 |
| JP2010052039A (ja) * | 2008-07-30 | 2010-03-11 | Isel Co Ltd | 摩擦攪拌加工装置及び摩擦攪拌加工用ツールの再生方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5866577A (ja) | 1983-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5761055A (en) | Driving pulse output limiting circuit | |
| US8582321B2 (en) | Resonant converters and burst mode control method thereof | |
| JP3260024B2 (ja) | 電源回路 | |
| EP0385546B1 (en) | Switched-mode power supply circuit including a starting circuit | |
| KR20080114309A (ko) | 소프트 스타트 회로와 이를 포함하는 전원공급장치 | |
| JP2005210759A (ja) | 共振型スイッチング電源装置 | |
| JP2002262569A (ja) | 共振インバータ | |
| JPH0357713B2 (ja) | ||
| JPH0265659A (ja) | スイッチ・モード電源回路 | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| JP3371595B2 (ja) | 電流共振型スイッチング電源 | |
| JPH0866025A (ja) | 共振型スイッチング電源装置 | |
| JPS6232708B2 (ja) | ||
| KR100712749B1 (ko) | Ｄｃ/ｄｃ 변환 회로 | |
| JP2976603B2 (ja) | 直列共振コンバータ制御回路 | |
| EP0625820A2 (en) | DC converter | |
| JPS6130961A (ja) | スイツチング制御型電源回路 | |
| JP3402355B2 (ja) | スイッチング電源装置 | |
| JPH05344722A (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JPS6241593Y2 (ja) | ||
| JPH01114366A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH06269165A (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| SU1192077A1 (ru) | Преобразователь посто нного напр жени | |
| JPH0147116B2 (ja) | ||
| JPS6341313B2 (ja) |