JPS6232579A - 並列処理形処理装置 - Google Patents
並列処理形処理装置Info
- Publication number
- JPS6232579A JPS6232579A JP60172874A JP17287485A JPS6232579A JP S6232579 A JPS6232579 A JP S6232579A JP 60172874 A JP60172874 A JP 60172874A JP 17287485 A JP17287485 A JP 17287485A JP S6232579 A JPS6232579 A JP S6232579A
- Authority
- JP
- Japan
- Prior art keywords
- line
- phase
- frame
- lines
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
超高速データを多相に展開すると共に、多相展開された
各データを処理する符号器間でデータの転送を行うこと
で、フレーム間又はフィルド間、又はフレーム間及びフ
ィルド間の処理装置を低速で処理出来るようにし、処理
速度が超高速になっても容易に実現出来又消費電力を小
さく出来るので小形化可能とするものである。
各データを処理する符号器間でデータの転送を行うこと
で、フレーム間又はフィルド間、又はフレーム間及びフ
ィルド間の処理装置を低速で処理出来るようにし、処理
速度が超高速になっても容易に実現出来又消費電力を小
さく出来るので小形化可能とするものである。
本発明は、画像信号のフレーム間又はフィルド間、又は
フレーム間及びフィルド間の処理装置の改良に関する。
フレーム間及びフィルド間の処理装置の改良に関する。
上記処理装置においては、処理速度が超高速になっても
容易に実現出来又消費電力を小さく出来小形化可能に出
来ることが望ましい。
容易に実現出来又消費電力を小さく出来小形化可能に出
来ることが望ましい。
〔従来の技術と発明が解決しようとする問題点〕従来よ
り、画像信号のフレーム間又はフィルド間、又はフレー
ム間及びフィルド間の処理装置としては種々考案されて
きており、代表的なものに、帯域圧縮に用いられるフレ
ーム間予測符号化方式これは第３図に示すように、減算
器１．量子化器２．加算器３，１画面分のフレームメモ
リ４で構成される。
り、画像信号のフレーム間又はフィルド間、又はフレー
ム間及びフィルド間の処理装置としては種々考案されて
きており、代表的なものに、帯域圧縮に用いられるフレ
ーム間予測符号化方式これは第３図に示すように、減算
器１．量子化器２．加算器３，１画面分のフレームメモ
リ４で構成される。
第３図の回路は標本化周波数が２０ＭＨｚ弱迄の場合に
はＴＴＬ或いはＭＯＳデバイスを用いて比較的容易に実
現出来たが、入力画像信号の帯域が２０ＭＨｚ等の高精
細ＴＶ信号になると標本化周波数は少なくとも４０ Ｍ
Ｈｚ以上必要になり、ＴＴＬ或いはＭＯＳデバイスで
は実現出来ず、ＥＣＬデバイスを用いることになるが、
゛これでも実現出来ない場合もあり、実現出来たとして
も消費電力は大きくなり高密度実装は不可能で大形とな
る問題点がある。
はＴＴＬ或いはＭＯＳデバイスを用いて比較的容易に実
現出来たが、入力画像信号の帯域が２０ＭＨｚ等の高精
細ＴＶ信号になると標本化周波数は少なくとも４０ Ｍ
Ｈｚ以上必要になり、ＴＴＬ或いはＭＯＳデバイスで
は実現出来ず、ＥＣＬデバイスを用いることになるが、
゛これでも実現出来ない場合もあり、実現出来たとして
も消費電力は大きくなり高密度実装は不可能で大形とな
る問題点がある。
上記問題点は、直列データに対してｍ （ｍは整数）相
の走査線単位に速度変換された並列の入力データと、参
照値とを用いて符号化を行うｍ個の符号器に、該ｍ個の
符号器の夫々の出力を、１フレーム又は１フィルド、又
は１フレーム及び１フィルドの遅延数をｍで割ったもの
に略等しい遅延数１ （Ｉは整数）遅延させるｍ個の
遅延回路を備え、該ｍ個の遅延回路の各々の出力を逐次
他の符号器の参照値として入力するように接続すると共
に各符号器の入力と参照値との時間差が１フレーム又は
１フィルド、又は１フレーム及び１フィルドになるよう
に遅延数Ｉを配分するように構成した本発明の並列処理
形処理装置により解決される。
の走査線単位に速度変換された並列の入力データと、参
照値とを用いて符号化を行うｍ個の符号器に、該ｍ個の
符号器の夫々の出力を、１フレーム又は１フィルド、又
は１フレーム及び１フィルドの遅延数をｍで割ったもの
に略等しい遅延数１ （Ｉは整数）遅延させるｍ個の
遅延回路を備え、該ｍ個の遅延回路の各々の出力を逐次
他の符号器の参照値として入力するように接続すると共
に各符号器の入力と参照値との時間差が１フレーム又は
１フィルド、又は１フレーム及び１フィルドになるよう
に遅延数Ｉを配分するように構成した本発明の並列処理
形処理装置により解決される。
本発明によれば、ｍ相に展開され低速になった各データ
を処理する符号器間で、各符号器の入力と、参照値との
時間差が、１フレーム又は１フィルド、又は１フレーム
及び１フィルドになるようにｍ個の遅延回路で遅延させ
、処理を行うので、低速で処理出来、従って容易に実現
出来又消費電力も小さく小形化可能に出来る。
を処理する符号器間で、各符号器の入力と、参照値との
時間差が、１フレーム又は１フィルド、又は１フレーム
及び１フィルドになるようにｍ個の遅延回路で遅延させ
、処理を行うので、低速で処理出来、従って容易に実現
出来又消費電力も小さく小形化可能に出来る。
第１図は本発明の実施例のフレーム間予測符号化方式の
ブロック図、第２図はタイムチャートである。
ブロック図、第２図はタイムチャートである。
図中１１〜１４は減算器、２１〜２４は量子化器、３１
〜３４は加算器、４１〜４４はフレームメモリを示す。
〜３４は加算器、４１〜４４はフレームメモリを示す。
第１図の場合は走査線数１１２５本、１走査線当たりの
サンプル数ｎの高精細ＴＶ信号を対象として、Ａ−Ｄの
４相に展開することにより標本化周波数を１／４に低速
化し、フレームメモリの遅延数を４１〜４３では２８１
ｘｎ、４４では２８２×ｎの如く配分して１フレーム遅
延させるようにしている。
サンプル数ｎの高精細ＴＶ信号を対象として、Ａ−Ｄの
４相に展開することにより標本化周波数を１／４に低速
化し、フレームメモリの遅延数を４１〜４３では２８１
ｘｎ、４４では２８２×ｎの如く配分して１フレーム遅
延させるようにしている。
この場合のＡ、Ｂ、Ｃ，Ｄ相に入力する画素の順は、第
２図に示す如く、走査線単位でＡ相、Ｂ相、Ｃ相、Ｄ相
の順に、更にＡ相を例にとって説明すると１１２３ライ
ンの１番目の画素からｎ番目の画素、次は４ライン飛ん
で、２ラインの１番目の画素からｎ番目の画素、・・・
１１２２ラインの１番目の画素からｎ番目の画素、次は
４ライン飛んで１ラインの１番目の画素からｎ番目の画
素の如く４ライン飛びで入力する。
２図に示す如く、走査線単位でＡ相、Ｂ相、Ｃ相、Ｄ相
の順に、更にＡ相を例にとって説明すると１１２３ライ
ンの１番目の画素からｎ番目の画素、次は４ライン飛ん
で、２ラインの１番目の画素からｎ番目の画素、・・・
１１２２ラインの１番目の画素からｎ番目の画素、次は
４ライン飛んで１ラインの１番目の画素からｎ番目の画
素の如く４ライン飛びで入力する。
従ってフレーム間予測符号化を行うには、Ａ相の１ライ
ンの１番目の画素に対してはＤ相の１ラインの１番目の
画素を参照せねばならず、Ｂ相の２ラインの１番目の画
素に対してはＡ相の２ラインの１番目の画素を参照せね
ばならず、Ｃ相の３ラインの１番目の画素に対してはＢ
相の３ラインの１番目の画素を参照せねばならず、Ｄ相
の４ラインの１番目の画素に対してはＣ相の４ラインの
１番目の画素を参照せねばならないので、フレームメモ
リ４１，４２．４３では、遅延数を２８１×ｎとし、フ
レームメモリ４４では遅延数を２８２×ｎとして、フレ
ーム間予測符号化を行うようにしている。
ンの１番目の画素に対してはＤ相の１ラインの１番目の
画素を参照せねばならず、Ｂ相の２ラインの１番目の画
素に対してはＡ相の２ラインの１番目の画素を参照せね
ばならず、Ｃ相の３ラインの１番目の画素に対してはＢ
相の３ラインの１番目の画素を参照せねばならず、Ｄ相
の４ラインの１番目の画素に対してはＣ相の４ラインの
１番目の画素を参照せねばならないので、フレームメモ
リ４１，４２．４３では、遅延数を２８１×ｎとし、フ
レームメモリ４４では遅延数を２８２×ｎとして、フレ
ーム間予測符号化を行うようにしている。
このようにすれば、標本化周波数は１／４でフレーム間
予測符号化が可能になるので、低速となり、処理装置の
実現は容易になり又低消費電力の素子を使用可能となる
ので、ＬＳＩ化が可能となり小形化が可能となる。
予測符号化が可能になるので、低速となり、処理装置の
実現は容易になり又低消費電力の素子を使用可能となる
ので、ＬＳＩ化が可能となり小形化が可能となる。
向上記は、走査線１１２５本の画像信号を４相展開する
場合に就いて説明したが、走査線は１１２５本に限らな
いし、又展開数も４に限らない。
場合に就いて説明したが、走査線は１１２５本に限らな
いし、又展開数も４に限らない。
又この場合はフレーム間予測符号化方式について示した
が、フィルド間予測符号化方式の場合でも同様にして本
発明は適応出来又フレーム間とフィルド間を適応的に組
合せた場合でも同様にして本発明は適応出来る。
が、フィルド間予測符号化方式の場合でも同様にして本
発明は適応出来又フレーム間とフィルド間を適応的に組
合せた場合でも同様にして本発明は適応出来る。
又フレーム間差分を検出し、量子化器に非線形の特性を
持゛たせ微ホ誤差を抑圧するノイズリデューサの場合に
も同様にして本発明は適応出来る。
持゛たせ微ホ誤差を抑圧するノイズリデューサの場合に
も同様にして本発明は適応出来る。
以上詳細に説明せる如く本発明によれば、処理速度が超
高速になっても低速化出来るので、画像信号のフレーム
間又はフィルド間、又はフレーム間及びフィルド間の処
理装置の実現が容易になり又低消費電力の素子を使用可
能となるので、ＬＳＩ化が可能となり、小形化が可能と
なる効果がある。
高速になっても低速化出来るので、画像信号のフレーム
間又はフィルド間、又はフレーム間及びフィルド間の処
理装置の実現が容易になり又低消費電力の素子を使用可
能となるので、ＬＳＩ化が可能となり、小形化が可能と
なる効果がある。
第１図は本発明の実施例のフレーム間予測符号化方式の
ブロック図、 第２図はタイムチャート、 第３図は従来例のフレーム間予測符号化方式のブロック
図である。 図において、 １．１１〜１４は減算器、 ２．２１〜２４は量子化器、 ３．３１〜３４は加算器、 ４．４１〜４４はフレームメモリを示す。
ブロック図、 第２図はタイムチャート、 第３図は従来例のフレーム間予測符号化方式のブロック
図である。 図において、 １．１１〜１４は減算器、 ２．２１〜２４は量子化器、 ３．３１〜３４は加算器、 ４．４１〜４４はフレームメモリを示す。
Claims (1)
- 【特許請求の範囲】 直列データに対してｍ（ｍは整数）相の走査線単位に速
度変換された並列の入力データと、参照値とを用いて符
号化を行うｍ個の符号器に、該ｍ個の符号器の夫々の出
力を、１フレーム又は１フィルド、又は１フレーム及び
１フィルドの遅延数をｍで割ったものに略等しい遅延数
Ｉ（Ｉは整数）遅延させるｍ個の遅延回路を備え、 該ｍ個の遅延回路の各々の出力を逐次他の符号器の参照
値として入力するように接続すると共に各符号器の入力
と参照値との時間差が１フレーム又は１フィルド、又は
１フレーム及び１フィルドになるように遅延数Ｉを配分
するように構成したことを特徴とする並列処理形処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172874A JPS6232579A (ja) | 1985-08-06 | 1985-08-06 | 並列処理形処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172874A JPS6232579A (ja) | 1985-08-06 | 1985-08-06 | 並列処理形処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6232579A true JPS6232579A (ja) | 1987-02-12 |
| JPH0525142B2 JPH0525142B2 (ja) | 1993-04-12 |
Family
ID=15949906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60172874A Granted JPS6232579A (ja) | 1985-08-06 | 1985-08-06 | 並列処理形処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6232579A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02174482A (ja) * | 1988-12-27 | 1990-07-05 | Nippon Telegr & Teleph Corp <Ntt> | 動画像信号の並列符号化方法 |
| JPH03250995A (ja) * | 1990-02-28 | 1991-11-08 | Nec Corp | 画像信号のｄｐｃｍ符号化装置 |
| JPH07169520A (ja) * | 1993-09-24 | 1995-07-04 | Krohne Ag | 端子ブロック |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4038054A1 (en) | 2019-10-01 | 2022-08-10 | Bayer Aktiengesellschaft | Pyrimidinedione derivatives |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58139582A (ja) * | 1982-02-15 | 1983-08-18 | Nippon Telegr & Teleph Corp <Ntt> | フレ−ム間符号化方式 |
| JPS5953964A (ja) * | 1982-09-22 | 1984-03-28 | Hitachi Ltd | 並列画像プロセツサ |
-
1985
- 1985-08-06 JP JP60172874A patent/JPS6232579A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58139582A (ja) * | 1982-02-15 | 1983-08-18 | Nippon Telegr & Teleph Corp <Ntt> | フレ−ム間符号化方式 |
| JPS5953964A (ja) * | 1982-09-22 | 1984-03-28 | Hitachi Ltd | 並列画像プロセツサ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02174482A (ja) * | 1988-12-27 | 1990-07-05 | Nippon Telegr & Teleph Corp <Ntt> | 動画像信号の並列符号化方法 |
| JPH03250995A (ja) * | 1990-02-28 | 1991-11-08 | Nec Corp | 画像信号のｄｐｃｍ符号化装置 |
| JPH07169520A (ja) * | 1993-09-24 | 1995-07-04 | Krohne Ag | 端子ブロック |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0525142B2 (ja) | 1993-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6411333B1 (en) | Format conversion using patch-based filtering | |
| US6327000B1 (en) | Efficient image scaling for scan rate conversion | |
| US6556193B1 (en) | De-interlacing video images using patch-based processing | |
| US6353460B1 (en) | Television receiver, video signal processing device, image processing device and image processing method | |
| JPS6232579A (ja) | 並列処理形処理装置 | |
| US5257326A (en) | Method and apparatus for interpolating a video signal of a picture element which has not been sampled and transmitted by an interleave sampling operation | |
| JP3193525B2 (ja) | 情報処理装置 | |
| JP2947389B2 (ja) | 画像処理用メモリ集積回路 | |
| US7015975B2 (en) | Image processing device with a processing unit that processes image data in units of one scan line | |
| JP2584169B2 (ja) | テレビジョン信号処理装置 | |
| KR970008103B1 (ko) | 2차원 디지탈 필터 | |
| JPH0240688A (ja) | 実時間動画処理方式及び装置 | |
| JP2825940B2 (ja) | 信号処理装置及び信号処理方法 | |
| JPH08154183A (ja) | 映像縮小方法 | |
| JPS62264785A (ja) | 並列処理回路 | |
| JP2603274B2 (ja) | 符号化装置 | |
| Nojiri et al. | Motion compensated standards converter for HDTV | |
| JPH07107384A (ja) | キー信号発生方式 | |
| JP2827314B2 (ja) | 画像圧縮回路 | |
| JPS6113379A (ja) | 画像処理装置 | |
| JPH06274607A (ja) | 並列信号処理装置 | |
| JP2595119B2 (ja) | 輝度信号再生処理装置 | |
| JPS6346884A (ja) | 実時間動画プロセツサ | |
| JPH02309764A (ja) | 画像の符号化方法 | |
| JPH06351007A (ja) | 動画像符号化装置におけるループ内フィルタ回路 |