JPH0525142B2 - - Google Patents
Info
- Publication number
- JPH0525142B2 JPH0525142B2 JP17287485A JP17287485A JPH0525142B2 JP H0525142 B2 JPH0525142 B2 JP H0525142B2 JP 17287485 A JP17287485 A JP 17287485A JP 17287485 A JP17287485 A JP 17287485A JP H0525142 B2 JPH0525142 B2 JP H0525142B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- field
- phase
- pixel
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 8
- 230000015654 memory Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000001934 delay Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Description
【発明の詳細な説明】
〔概要〕
超高速データを多相に展開すると共に、多相展
開された各画素データを処理する符号器間でデー
タの転送を行うことで、フレーム間又はフイルド
間、又はフレーム間及びフイルド間の処理装置を
低速で処理出来るようにし、処理速度が超高速に
なつても容易に実現出来又消費電力を小さく出来
るので小形化可能とするものである。
開された各画素データを処理する符号器間でデー
タの転送を行うことで、フレーム間又はフイルド
間、又はフレーム間及びフイルド間の処理装置を
低速で処理出来るようにし、処理速度が超高速に
なつても容易に実現出来又消費電力を小さく出来
るので小形化可能とするものである。
本発明は、画像信号のフレーム間又はフイルド
間、又はフレーム間及びフイルド間の処理装置の
改良に関する。
間、又はフレーム間及びフイルド間の処理装置の
改良に関する。
上記処理装置においては、処理速度が超高速に
なつても容易に実現出来又は消費電力を小さく出
来小形化可能に出来ることが望ましい。
なつても容易に実現出来又は消費電力を小さく出
来小形化可能に出来ることが望ましい。
従来より、画像信号のフレーム間又はフイルド
間、又はフレーム間及びフイルド間の処理装置と
しては種々考案されてきており、代表的なもの
に、帯域圧縮に用いられるフレーム間予測符号化
方式がある。
間、又はフレーム間及びフイルド間の処理装置と
しては種々考案されてきており、代表的なもの
に、帯域圧縮に用いられるフレーム間予測符号化
方式がある。
これは第３図に示すように、減算器１、量子化
器２、加算器３、１画面分のフレームメモリ４で
構成される。
器２、加算器３、１画面分のフレームメモリ４で
構成される。
第３図の回路は標本化周波数が20MHz弱迄の場
合にはTTL或いはMOSデバイスを用いて比較的
容易に実現出来たが、入力画像信号の帯域が20M
Hz等の高精細TV信号になると標本化周波数は少
なくとも40MHz以上必要になり、TTL或いは
MOSデバイスでは実現出来ず、ECLデバイスを
用いることになるが、これでも実現出来ない場合
もあり、実現出来たとしても消費電力は大きくな
り高密度実装は不可能で大形となる問題点があ
る。
合にはTTL或いはMOSデバイスを用いて比較的
容易に実現出来たが、入力画像信号の帯域が20M
Hz等の高精細TV信号になると標本化周波数は少
なくとも40MHz以上必要になり、TTL或いは
MOSデバイスでは実現出来ず、ECLデバイスを
用いることになるが、これでも実現出来ない場合
もあり、実現出来たとしても消費電力は大きくな
り高密度実装は不可能で大形となる問題点があ
る。
上記問題点は、直列データに対してｍ（ｍは整
数で１フレーム分又は１フイールド分又は１フレ
ーム及び１フイールド分の走査線数の約数の場合
を除く）相の走査線単位に速度変換された並列の
画素単位の入力データと、参照値とを用いて符号
化を行うｍ個の符号器と、該ｍ個の符号器の符号
化出力を第１の入力とするｍ個の加算器と、該ｍ
個の加算器の夫々の出力を、１／ｍに低速化され
た標本化周期にて１フレーム又は１フイールド又
は１フレーム及び１フイールドの画素数をｍで割
つたものに略等しい数Ｉ（Ｉは整数）だけ遅延さ
せるｍ個の遅延回路を備え、該ｍ個の遅延回路の
各々の出力を遂次他相の符号器の参照値として入
力し、又該他相の符号器と同じ相の加算器の第２
の入力とするように接続すると共に各符号器の入
力と参照値との時間差が１フレーム又は１フイー
ルド又は１フレーム及び１フイールドになるよう
に上記画素数をｍで割つたものに略等しい数Ｉを
配分するように構成した本発明の並列処理形処理
装置により解決される。
数で１フレーム分又は１フイールド分又は１フレ
ーム及び１フイールド分の走査線数の約数の場合
を除く）相の走査線単位に速度変換された並列の
画素単位の入力データと、参照値とを用いて符号
化を行うｍ個の符号器と、該ｍ個の符号器の符号
化出力を第１の入力とするｍ個の加算器と、該ｍ
個の加算器の夫々の出力を、１／ｍに低速化され
た標本化周期にて１フレーム又は１フイールド又
は１フレーム及び１フイールドの画素数をｍで割
つたものに略等しい数Ｉ（Ｉは整数）だけ遅延さ
せるｍ個の遅延回路を備え、該ｍ個の遅延回路の
各々の出力を遂次他相の符号器の参照値として入
力し、又該他相の符号器と同じ相の加算器の第２
の入力とするように接続すると共に各符号器の入
力と参照値との時間差が１フレーム又は１フイー
ルド又は１フレーム及び１フイールドになるよう
に上記画素数をｍで割つたものに略等しい数Ｉを
配分するように構成した本発明の並列処理形処理
装置により解決される。
本発明によれば、ｍ相に展開され低速になつた
各データを処理する符号器間で、各符号器の入力
と、参照値との時間差が、１フレーム又は１フイ
ールド、又は１フレーム及び１フイールドになる
ようにｍ個の遅延回路で遅延させ、処理を行うの
で、低速で処理出来、従つて容易に実現出来又消
費電力も小さく小形化可能に出来る。
各データを処理する符号器間で、各符号器の入力
と、参照値との時間差が、１フレーム又は１フイ
ールド、又は１フレーム及び１フイールドになる
ようにｍ個の遅延回路で遅延させ、処理を行うの
で、低速で処理出来、従つて容易に実現出来又消
費電力も小さく小形化可能に出来る。
〔実施例〕
第１図は本発明の実施例のフレーム間予測符号
化方式のブロツク図、第２図はタイムチヤートで
ある。
化方式のブロツク図、第２図はタイムチヤートで
ある。
図中１１〜１４は減算器、２１〜２４は量子化
器、３１〜３４は加算器、４１〜４４はフレーム
メモリを示す。
器、３１〜３４は加算器、４１〜４４はフレーム
メモリを示す。
第１図の場合は走査線数1125本、１走査線当た
りのサンプル数ｎの高精細TV信号を対象とし
て、Ａ〜Ｄの４相に展開することにより標本化周
波数を1/4に低速化し、この1/4に低速化された標
本化周期にてフレームメモリの遅延数を４１〜４
３では281×ｎ，４４では282×ｎの如く配分して
１フレーム遅延させるようにしている。
りのサンプル数ｎの高精細TV信号を対象とし
て、Ａ〜Ｄの４相に展開することにより標本化周
波数を1/4に低速化し、この1/4に低速化された標
本化周期にてフレームメモリの遅延数を４１〜４
３では281×ｎ，４４では282×ｎの如く配分して
１フレーム遅延させるようにしている。
この場合のＡ，Ｂ，Ｃ，Ｄ相に入力する画素の
順は、第２図に示す如く、走査線単位でＡ相、Ｂ
相、Ｃ相、Ｄ相の順に、更にＡ相を例にとつて説
明すると1123ラインの１番目の画素からｎ番目の
画素、次は４ライン飛んで、２ラインの１番目の
画素からｎ番目の画素、…1122ラインの１番目の
画素からｎ番目の画素、次は４ライン飛んで１ラ
インの１番目の画素からｎ番目の画素の如く４ラ
イン飛びで入力する。
順は、第２図に示す如く、走査線単位でＡ相、Ｂ
相、Ｃ相、Ｄ相の順に、更にＡ相を例にとつて説
明すると1123ラインの１番目の画素からｎ番目の
画素、次は４ライン飛んで、２ラインの１番目の
画素からｎ番目の画素、…1122ラインの１番目の
画素からｎ番目の画素、次は４ライン飛んで１ラ
インの１番目の画素からｎ番目の画素の如く４ラ
イン飛びで入力する。
従つてフレーム間予測符号化を行うには、Ａ相
の１ラインの１番目の画素に対してはＤ相の１ラ
インの１番目の画素を参照せねばならず、Ｂ相の
２ラインの１番目の画素に対してはＡ相の２ライ
ンの１番目の画素を参照せねばならず、Ｃ相の３
ラインの１番目の画素に対してはＢ相の３ライン
の１番目の画素を参照せねばならず、Ｄ相の４ラ
インの１番目の画素に対してはＣ相の４ラインの
１番目の画素を参照せねばならないので、フレー
ムメモリ４１，４２，４３では、1/4に低速化さ
れた標本化周期にて遅延数を281×ｎとし、フレ
ームメモリ４４では、同じくこの1/4に低速化さ
れた標本化周期にて遅延数を282×ｎとして、フ
レーム間予測符号化を行うようにしている。
の１ラインの１番目の画素に対してはＤ相の１ラ
インの１番目の画素を参照せねばならず、Ｂ相の
２ラインの１番目の画素に対してはＡ相の２ライ
ンの１番目の画素を参照せねばならず、Ｃ相の３
ラインの１番目の画素に対してはＢ相の３ライン
の１番目の画素を参照せねばならず、Ｄ相の４ラ
インの１番目の画素に対してはＣ相の４ラインの
１番目の画素を参照せねばならないので、フレー
ムメモリ４１，４２，４３では、1/4に低速化さ
れた標本化周期にて遅延数を281×ｎとし、フレ
ームメモリ４４では、同じくこの1/4に低速化さ
れた標本化周期にて遅延数を282×ｎとして、フ
レーム間予測符号化を行うようにしている。
このようにすれば、標本化周波数は1/4でフレ
ーム間予測符号化が可能になるので、低速とな
り、処理装置の実現は容易になり又低消費電力の
素子を使用可能となるので、LSI化が可能となり
小形化が可能となる。
ーム間予測符号化が可能になるので、低速とな
り、処理装置の実現は容易になり又低消費電力の
素子を使用可能となるので、LSI化が可能となり
小形化が可能となる。
尚上記は、走査線1125本の画像信号を４相展開
する場合に就いて説明したが、走査線は1125本に
限らないし、又展開数も４に限らない。又この場
合はフレーム間予測符号化方式について示した
が、フイルド間予測符号化方式の場合でも同様に
して本発明は適応出来又フレーム間とフイルド間
を適応的に組合せた場合でも同様にして本発明は
適応出来る。
する場合に就いて説明したが、走査線は1125本に
限らないし、又展開数も４に限らない。又この場
合はフレーム間予測符号化方式について示した
が、フイルド間予測符号化方式の場合でも同様に
して本発明は適応出来又フレーム間とフイルド間
を適応的に組合せた場合でも同様にして本発明は
適応出来る。
又フレーム間差分を検出し、量子化器に非線形
の特性を持たせ微小誤差を抑圧するノイズリデユ
ーサの場合にも同様にして本発明は適応出来る。
の特性を持たせ微小誤差を抑圧するノイズリデユ
ーサの場合にも同様にして本発明は適応出来る。
以上詳細に説明せる如く本発明によれば、処理
速度が超高速になつても低速化出来るので、画像
信号のフレーム間又はフイルド間、又はフレーム
間及びフイルド間の処理装置の実現が容易になり
又低消費電力の素子を使用可能となるので、LSI
化が可能となり、小形化が可能となる効果があ
る。
速度が超高速になつても低速化出来るので、画像
信号のフレーム間又はフイルド間、又はフレーム
間及びフイルド間の処理装置の実現が容易になり
又低消費電力の素子を使用可能となるので、LSI
化が可能となり、小形化が可能となる効果があ
る。
第１図は本発明の実施例のフレーム間予測符号化
方式のブロツク図、第２図はタイムチヤート、第
３図は従来例のフレーム間予測符号化方式のブロ
ツク図である。 図において、１，１１〜１４は減算器、２，２
１〜２４は量子化器、３，３１〜３４は加算器、
４，４１〜４４はフレームメモリを示す。
方式のブロツク図、第２図はタイムチヤート、第
３図は従来例のフレーム間予測符号化方式のブロ
ツク図である。 図において、１，１１〜１４は減算器、２，２
１〜２４は量子化器、３，３１〜３４は加算器、
４，４１〜４４はフレームメモリを示す。
Claims (1)
- 【特許請求の範囲】 １ 直列データに対してｍ（ｍは整数で１フレー
ム分又は１フイールド分又は１フレーム及び１フ
イールド分の走査線数の約数の場合を除く）相の
走査線単位に速度変換された並列の画素単位の入
力データと、参照値とを用いて符号化を行うｍ個
の符号器と、該ｍ個の符号器の符号化出力を第１
の入力とするｍ個の加算器と、該ｍ個の加算器の
夫々の出力を、１／ｍに低速化された標本化周期
にて１フレーム又は１フイールド又は１フレーム
及び１フイールドの画素数をｍで割つたものに略
等しい数Ｉ（Ｉは整数）だけ遅延させるｍ個の遅
延回路を備え、 該ｍ個の遅延回路の各々の出力を遂次他相の符
号器の参照値として入力し、又該他相の符号器と
同じ相の加算器の第２の入力とするように接続す
ると共に各符号器の入力と参照値との時間差が１
フレーム又は１フイールド又は１フレーム及び１
フイールドになるように上記画素数をｍで割つた
ものに略等しい数Ｉを配分するように構成したこ
とを特徴とする並列処理形処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172874A JPS6232579A (ja) | 1985-08-06 | 1985-08-06 | 並列処理形処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172874A JPS6232579A (ja) | 1985-08-06 | 1985-08-06 | 並列処理形処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6232579A JPS6232579A (ja) | 1987-02-12 |
| JPH0525142B2 true JPH0525142B2 (ja) | 1993-04-12 |
Family
ID=15949906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60172874A Granted JPS6232579A (ja) | 1985-08-06 | 1985-08-06 | 並列処理形処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6232579A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021063821A1 (en) | 2019-10-01 | 2021-04-08 | Bayer Aktiengesellschaft | Pyrimidinedione derivatives |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2507575B2 (ja) * | 1988-12-27 | 1996-06-12 | 日本電信電話株式会社 | 動画像信号の並列符号化方法 |
| JPH03250995A (ja) * | 1990-02-28 | 1991-11-08 | Nec Corp | 画像信号のｄｐｃｍ符号化装置 |
| DE4333263C2 (de) * | 1993-09-24 | 1995-09-28 | Krone Ag | Reihenklemme |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58139582A (ja) * | 1982-02-15 | 1983-08-18 | Nippon Telegr & Teleph Corp <Ntt> | フレ−ム間符号化方式 |
| JPS5953964A (ja) * | 1982-09-22 | 1984-03-28 | Hitachi Ltd | 並列画像プロセツサ |
-
1985
- 1985-08-06 JP JP60172874A patent/JPS6232579A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58139582A (ja) * | 1982-02-15 | 1983-08-18 | Nippon Telegr & Teleph Corp <Ntt> | フレ−ム間符号化方式 |
| JPS5953964A (ja) * | 1982-09-22 | 1984-03-28 | Hitachi Ltd | 並列画像プロセツサ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021063821A1 (en) | 2019-10-01 | 2021-04-08 | Bayer Aktiengesellschaft | Pyrimidinedione derivatives |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6232579A (ja) | 1987-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625571A (en) | Prediction filter | |
| KR100543132B1 (ko) | 인터리브된 데이터 처리 방법 및 시스템 | |
| EP0673171B1 (en) | Video decoder | |
| US6411333B1 (en) | Format conversion using patch-based filtering | |
| JPH0525142B2 (ja) | ||
| JP2947389B2 (ja) | 画像処理用メモリ集積回路 | |
| JP2005508100A (ja) | スケーラブルプログラマブル動画システム | |
| JP2603274B2 (ja) | 符号化装置 | |
| JP2825940B2 (ja) | 信号処理装置及び信号処理方法 | |
| JPH0461567A (ja) | 信号遅延装置 | |
| JPH01181395A (ja) | ビデオ信号符号化装置 | |
| JPH0547157B2 (ja) | ||
| JPH02177684A (ja) | テレビジョン信号のフレーム間符号化装置 | |
| JPH07114369B2 (ja) | 並列処理型平面予測回路 | |
| JPH08154183A (ja) | 映像縮小方法 | |
| JPH06351007A (ja) | 動画像符号化装置におけるループ内フィルタ回路 | |
| JPH0686266A (ja) | 画像信号符号化装置 | |
| JPH09135174A (ja) | 離散コサイン変換装置、及び画像処理用ｌｓｉ | |
| GB2321566A (en) | Prediction filter for use in decompressing MPEG coded video | |
| JPS6251829A (ja) | 並列型内插ｄｐｃｍ符号化回路 | |
| JPH04150485A (ja) | 再生装置 | |
| JPS62149283A (ja) | 画像伝送システム | |
| CN1249616A (zh) | 译码装置和译码方法 | |
| JPS5970379A (ja) | フレ−ム間符号化方式 | |
| JPH0473352B2 (ja) |