JPS6231330B2 - - Google Patents
Info
- Publication number
- JPS6231330B2 JPS6231330B2 JP11642879A JP11642879A JPS6231330B2 JP S6231330 B2 JPS6231330 B2 JP S6231330B2 JP 11642879 A JP11642879 A JP 11642879A JP 11642879 A JP11642879 A JP 11642879A JP S6231330 B2 JPS6231330 B2 JP S6231330B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- drain
- display
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 27
- 239000004973 liquid crystal related substance Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 239000011159 matrix material Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
本発明は液晶デイスプレイ、特に薄膜トランジ
スタ（TFT）等の駆動用スイツチング素子アレ
イを基板上に設けたマトリクス液晶表示セルの駆
動方法の改良に関するものである。
スタ（TFT）等の駆動用スイツチング素子アレ
イを基板上に設けたマトリクス液晶表示セルの駆
動方法の改良に関するものである。
この種の装置として、特開昭50―17599号明細
書に記載のセルが知られている。
書に記載のセルが知られている。
これは第１図に示すように基板Ｂ上にゲート線
G1，G2…、更にこれらの上の全面にわたつて絶
縁層Ｉ、半導体層SCを積層している。又、ゲー
ト線G1，G2…に交差して半導体SCに接するソー
ス線S1，S2…を設け、ゲート線とソース線の交点
近くにはセグメント電極となるドレインD1，
D2，D3，D4…が設けられている。このような構
成の基板と対向電極（例えば全面導電膜）を設け
た対向基板との間に液晶を挾持し、第２図に等価
回路を示す表示セルが得られる。即ち行ドライバ
R1，R2，…，Ｒoを経てゲート線には走査電圧
を、列ドライバP1，P2，…Ｐoを経てソース線に
は信号が印加される。
G1，G2…、更にこれらの上の全面にわたつて絶
縁層Ｉ、半導体層SCを積層している。又、ゲー
ト線G1，G2…に交差して半導体SCに接するソー
ス線S1，S2…を設け、ゲート線とソース線の交点
近くにはセグメント電極となるドレインD1，
D2，D3，D4…が設けられている。このような構
成の基板と対向電極（例えば全面導電膜）を設け
た対向基板との間に液晶を挾持し、第２図に等価
回路を示す表示セルが得られる。即ち行ドライバ
R1，R2，…，Ｒoを経てゲート線には走査電圧
を、列ドライバP1，P2，…Ｐoを経てソース線に
は信号が印加される。
又、T11，T12，T21，T22…等は上記の構成の
TFT，C11，C12，C21，C22…等はTFTスイツチ
ング素子アレーの各ゲート線とそれ自身のドレイ
ンとの間に形成される蓄積用コンデンサー、ＣLC
１１，ＣLC12，ＣLC21，ＣLC22…等はドレイン
（D1，D2，D3，D4…等）とアースされた対向電極
（不図示）との間に形成される液晶層のコンデン
サーである。C11等の容量は、液晶が応答し得る
時間だけ電荷を保持し、又１フレームタイム表示
を行なう為にＣLC11等の容量に比べ通常10倍以上
大きく設定されている。
TFT，C11，C12，C21，C22…等はTFTスイツチ
ング素子アレーの各ゲート線とそれ自身のドレイ
ンとの間に形成される蓄積用コンデンサー、ＣLC
１１，ＣLC12，ＣLC21，ＣLC22…等はドレイン
（D1，D2，D3，D4…等）とアースされた対向電極
（不図示）との間に形成される液晶層のコンデン
サーである。C11等の容量は、液晶が応答し得る
時間だけ電荷を保持し、又１フレームタイム表示
を行なう為にＣLC11等の容量に比べ通常10倍以上
大きく設定されている。
今、行発生器R1により走査電圧Ｖg、列発生器
P1により画信号電圧を選択的に発生すると、コン
デンサーC11には、列発生器P1からの電圧Ｖs（画
信号）と走査電圧Ｖgとの差の電圧により、Ｖgが
存在する間に限つて電荷が蓄積される。蓄積コン
デンサーC11の容量は液晶層のコンデンサーＣLC1
１の容量より充分大きく、１フレームタイムの
間、液晶分子の配向を変化させ表示を行なうこと
ができる。ところが１フレームタイム経過後、液
晶層に加わる電圧をオフ（OFF）にする際、蓄
積コンデンサーに蓄積された電荷が液晶層のコン
デンサーに流入して、本来表示を行なわないセグ
メントに比較的長時間にわたつて電圧が印加され
ることがある。
P1により画信号電圧を選択的に発生すると、コン
デンサーC11には、列発生器P1からの電圧Ｖs（画
信号）と走査電圧Ｖgとの差の電圧により、Ｖgが
存在する間に限つて電荷が蓄積される。蓄積コン
デンサーC11の容量は液晶層のコンデンサーＣLC1
１の容量より充分大きく、１フレームタイムの
間、液晶分子の配向を変化させ表示を行なうこと
ができる。ところが１フレームタイム経過後、液
晶層に加わる電圧をオフ（OFF）にする際、蓄
積コンデンサーに蓄積された電荷が液晶層のコン
デンサーに流入して、本来表示を行なわないセグ
メントに比較的長時間にわたつて電圧が印加され
ることがある。
この様な電圧の実効値が液晶の分子配向を変化
させるしきい電圧に近づけば、半選択状態が生じ
て実質的なコントラスト低下が起こることがあ
る。或いは不要な電圧が液晶層に印加されるか
ら、少なくとも表示の安定性、表示セルとしての
寿命に悪影響を及ぼす。
させるしきい電圧に近づけば、半選択状態が生じ
て実質的なコントラスト低下が起こることがあ
る。或いは不要な電圧が液晶層に印加されるか
ら、少なくとも表示の安定性、表示セルとしての
寿命に悪影響を及ぼす。
本発明は、上記の点に鑑みてなされたものであ
り、蓄積コンデンサーを、ゲート線と、そのゲー
ト線に対応して設けたドレインとの間で形成した
上記の表示セルの利点（例えば構成が簡単である
こと、液晶層を含むコンデンサーの容量に比べ蓄
積コンデンサーの容量を充分に大きくとることが
でき、表示に必要な電圧を表示時間内容易に保持
できること等）を生かし得る優れた表示セルの駆
動方法を与えることを目的としている。
り、蓄積コンデンサーを、ゲート線と、そのゲー
ト線に対応して設けたドレインとの間で形成した
上記の表示セルの利点（例えば構成が簡単である
こと、液晶層を含むコンデンサーの容量に比べ蓄
積コンデンサーの容量を充分に大きくとることが
でき、表示に必要な電圧を表示時間内容易に保持
できること等）を生かし得る優れた表示セルの駆
動方法を与えることを目的としている。
即ち、本発明の１つの目的は、半選択状態が起
こりにくく、表示コントラストの低下を起こさな
い表示セルの駆動方法を与えることにある。
こりにくく、表示コントラストの低下を起こさな
い表示セルの駆動方法を与えることにある。
本発明の別の目的は、液晶層への不要な電圧印
加が起こりにくく、表示セル全体としての寿命を
低下させにくい表示セルの駆動方法を与えること
にある。
加が起こりにくく、表示セル全体としての寿命を
低下させにくい表示セルの駆動方法を与えること
にある。
この様な目的を達成する本発明は、対向する基
板の少なくとも一方に、マトリクス配線された複
数のゲート線及びソース線、前記ゲート線及びソ
ース線の見かけ上の交点毎に設けられた駆動用ス
イツチング素子及びセグメント電極となるドレイ
ンを形成した液晶表示セルの駆動方法に於いて、
表示を行なわない時のドレイン電圧が実質的に小
さくなる様な電圧をソース線に印加することを特
徴とする。
板の少なくとも一方に、マトリクス配線された複
数のゲート線及びソース線、前記ゲート線及びソ
ース線の見かけ上の交点毎に設けられた駆動用ス
イツチング素子及びセグメント電極となるドレイ
ンを形成した液晶表示セルの駆動方法に於いて、
表示を行なわない時のドレイン電圧が実質的に小
さくなる様な電圧をソース線に印加することを特
徴とする。
この様に信号が印加されず非選択状態にあるセ
グメントに於いて、ドレインに加わる電圧が打ち
消される様な電圧をバイアスとしてソース線に印
加すれば、信号除去時には液晶層に不要な電圧が
加わらず、表示コントラストの向上・表示セルの
寿命の延長等に優れた効果が得られる。
グメントに於いて、ドレインに加わる電圧が打ち
消される様な電圧をバイアスとしてソース線に印
加すれば、信号除去時には液晶層に不要な電圧が
加わらず、表示コントラストの向上・表示セルの
寿命の延長等に優れた効果が得られる。
以下図面によつて説明する。
第３図は本発明で好適に使用される表示セルの
基板の一部を示している。
基板の一部を示している。
即ち、基板ベースＢ上のほぼ全面に、巾の広い
ゲート線を設け、（細いギヤツプで分離されてい
る）該ゲート線上には絶縁層Ｉを介して半導体
SC1，SC2，SC3，SC4…等が設けられる。更に上
記のゲート線と交差する方向に、これらの半導体
の一端に接してソース線S1，S2…が、又半導体の
他端には、表示セグメントを構成するドレイン
D1，D2，D3，D4…等が形成されている。
ゲート線を設け、（細いギヤツプで分離されてい
る）該ゲート線上には絶縁層Ｉを介して半導体
SC1，SC2，SC3，SC4…等が設けられる。更に上
記のゲート線と交差する方向に、これらの半導体
の一端に接してソース線S1，S2…が、又半導体の
他端には、表示セグメントを構成するドレイン
D1，D2，D3，D4…等が形成されている。
この様な基板と対向電極（例えば全面導電層）
を設けた対向基板（不図示）との間に所定の厚さ
の液晶層を挾持して表示セルが構成される。
を設けた対向基板（不図示）との間に所定の厚さ
の液晶層を挾持して表示セルが構成される。
上記の表示セルの等価回路は本質的に第２図に
示すものと同じである。
示すものと同じである。
第４図は一般的な駆動方法により特定のセグメ
ントが選択された時の電圧変化の様子を示す説明
図であつて、ゲート線G1に加わる走査電圧Ｖg、
ソース線S1に加わる信号電圧Ｖs及びゲート線G1
と対向するドレインD1の電圧ＶD等を、時間ｔに
関して模式的に示したものである。
ントが選択された時の電圧変化の様子を示す説明
図であつて、ゲート線G1に加わる走査電圧Ｖg、
ソース線S1に加わる信号電圧Ｖs及びゲート線G1
と対向するドレインD1の電圧ＶD等を、時間ｔに
関して模式的に示したものである。
Ｖgがオン（ON）状態のt1〜t2の間で、ソース
線に加わる信号電圧Ｖsがドレインに加わる。
線に加わる信号電圧Ｖsがドレインに加わる。
t2でＶgがゼロになると、T11がオフ（OFF）状
態になる為、ドレインはそれまでC11及びＣLC11
に蓄積された電荷に基づくある電圧V′（液晶層
によるリークは極めて小さい）に保持され、所定
の表示時間（ＴF；１フレームタイム）の間、表
示が行なわれる。
態になる為、ドレインはそれまでC11及びＣLC11
に蓄積された電荷に基づくある電圧V′（液晶層
によるリークは極めて小さい）に保持され、所定
の表示時間（ＴF；１フレームタイム）の間、表
示が行なわれる。
又、t3〜t4に於いてソース線に信号が存在せず
にゲート線に電圧Ｖgが加わると、ドレイン―ソ
ース間は導通しドレインの電圧はゼロに近づく。
この時、ＣLC11には電圧が印加されず、表示はな
されないが、蓄積コンデンサーにはＶgが印加さ
れているので、電荷の蓄積が起こる。
にゲート線に電圧Ｖgが加わると、ドレイン―ソ
ース間は導通しドレインの電圧はゼロに近づく。
この時、ＣLC11には電圧が印加されず、表示はな
されないが、蓄積コンデンサーにはＶgが印加さ
れているので、電荷の蓄積が起こる。
t4〜t5でゲート線に走査電圧が加わらなくなる
瞬間に、T11は再びオフ（OFF）となる。この時
ゲート線―C11の系の時定数とソース線―T11の系
の時定数の値の大小によつては電圧Ｖgが加わつ
て蓄積された蓄積コンデンサーの電荷の為に、非
選択状態になつた液晶層のコンデンサーＣLC11に
電圧が印加されることがある。（尚、t5〜t6に於い
ては、t1〜t2と同様に電圧変化を生ずる）。
瞬間に、T11は再びオフ（OFF）となる。この時
ゲート線―C11の系の時定数とソース線―T11の系
の時定数の値の大小によつては電圧Ｖgが加わつ
て蓄積された蓄積コンデンサーの電荷の為に、非
選択状態になつた液晶層のコンデンサーＣLC11に
電圧が印加されることがある。（尚、t5〜t6に於い
ては、t1〜t2と同様に電圧変化を生ずる）。
上記の様に、非選択時（t4〜t5の間）に液晶層
のコンデンサーに電圧が加わるのを防ぐには、t4
の瞬間にドレインを通じて液晶層に加わる電圧を
必ずしもゼロにするのみならず、実質的に小さく
する様に、ソース線に対し所定の電圧をバイアス
として印加すれば良い。即ち、t4で走査信号がゼ
ロに帰還する際、蓄積コンデンサーによる電荷に
基づく電圧の絶対値が小さくなる様に（最も理想
的には、ドレインの電圧が０になる様に）電圧を
加えれば良い。
のコンデンサーに電圧が加わるのを防ぐには、t4
の瞬間にドレインを通じて液晶層に加わる電圧を
必ずしもゼロにするのみならず、実質的に小さく
する様に、ソース線に対し所定の電圧をバイアス
として印加すれば良い。即ち、t4で走査信号がゼ
ロに帰還する際、蓄積コンデンサーによる電荷に
基づく電圧の絶対値が小さくなる様に（最も理想
的には、ドレインの電圧が０になる様に）電圧を
加えれば良い。
加えるべきバイアス電圧（ＶB）は、蓄積コン
デンサー及び液晶層のコンデンサーの容量の値に
応じて、走査電圧（Ｖg）より小さな電圧が設定
される。
デンサー及び液晶層のコンデンサーの容量の値に
応じて、走査電圧（Ｖg）より小さな電圧が設定
される。
電圧の設定にあたつて、実際にはゲート線〜蓄
積コンデンサーの系における時定数或いはソース
線〜TFTの系における時定数等を考慮しなけれ
ばならないが、目安として次の様にして決定され
る。
積コンデンサーの系における時定数或いはソース
線〜TFTの系における時定数等を考慮しなけれ
ばならないが、目安として次の様にして決定され
る。
今走査信号Ｖgが入力され、信号電圧Ｖsが存在
しない時（第４図でt3〜t4の間）、選択されたセグ
メントの蓄積コンデンサーに於いては、次の関係
がほぼ成り立つている。
しない時（第４図でt3〜t4の間）、選択されたセグ
メントの蓄積コンデンサーに於いては、次の関係
がほぼ成り立つている。
Qs＝ＣijＶg
（但し、Qs：容量Ｃij（ｉ，ｊ；自然数）の蓄
積コンデンサーに蓄積される電荷） リーク等を無視し、該電荷Qsは液晶層を含む
容量ＣLCijのコンデンサー及び容量Ｃijの蓄積コ
ンデンサーに再配分されるとすれば、t4に於いて
２つのコンデンサー間に発生する電圧V1は、ほ
ぼ次式で表わされる。
積コンデンサーに蓄積される電荷） リーク等を無視し、該電荷Qsは液晶層を含む
容量ＣLCijのコンデンサー及び容量Ｃijの蓄積コ
ンデンサーに再配分されるとすれば、t4に於いて
２つのコンデンサー間に発生する電圧V1は、ほ
ぼ次式で表わされる。
V1〓Ｃｉｊ／Ｃｉｊ＋ＣＬＣｉｊＶg
上式で示される電圧をバイアス電圧ＶBとし
て、フレーム毎に列発生器を経てソース線に加え
ることにより、液晶層での不要な電圧発生を防ぐ
ことができる。
て、フレーム毎に列発生器を経てソース線に加え
ることにより、液晶層での不要な電圧発生を防ぐ
ことができる。
この様にして、本発明の表示セル駆動方法は、
コンデンサーの容量の大小或いは相対的な大小を
考慮して補償用の電圧を印加することができるも
のである。
コンデンサーの容量の大小或いは相対的な大小を
考慮して補償用の電圧を印加することができるも
のである。
本発明の駆動方法は、第３図に示す構造の基板
を有する表示セルの駆動方法として特に好適に用
いられ、テレビ画像、ビデオカメラのモニター等
高速の動画表示に好適に利用される。
を有する表示セルの駆動方法として特に好適に用
いられ、テレビ画像、ビデオカメラのモニター等
高速の動画表示に好適に利用される。
第１図はマトリクス状に駆動用スイツチング素
子を設けた基板の斜視図、第２図はその等価回路
図、第３図は本発明で好適に使用される表示セル
の基板構成を示す斜視図、第４図はゲート線、ソ
ース線及びドレインに生ずる電圧を示す説明図で
ある。 図に於いて、G1，G2…Ｇoゲート線、S1，S2，
…Ｓo…ソース線、D1，D2，D3，D4…ドレイン、
SC，SC1，SC2，SC3，SC4…半導体、C11，
C12，C21，C22…蓄積コンデンサー、ＣLC11，ＣL
Ｃ１２，ＣLC21，ＣLC22…液晶層のコンデンサー、
T11，T12，T21，T22…スイツチング用TFT、Ｂ
…基板ベースである。
子を設けた基板の斜視図、第２図はその等価回路
図、第３図は本発明で好適に使用される表示セル
の基板構成を示す斜視図、第４図はゲート線、ソ
ース線及びドレインに生ずる電圧を示す説明図で
ある。 図に於いて、G1，G2…Ｇoゲート線、S1，S2，
…Ｓo…ソース線、D1，D2，D3，D4…ドレイン、
SC，SC1，SC2，SC3，SC4…半導体、C11，
C12，C21，C22…蓄積コンデンサー、ＣLC11，ＣL
Ｃ１２，ＣLC21，ＣLC22…液晶層のコンデンサー、
T11，T12，T21，T22…スイツチング用TFT、Ｂ
…基板ベースである。
Claims (1)
- １ 対向する基板の少なくとも一方に、マトリク
ス配線された複数のゲート線及びソース線、前記
ゲート線及びソース線の見かけ上の交点毎に設け
られた駆動用スイツチング素子及びセグメント電
極となるドレインを形成しているとともに、前記
ゲートとドレインとの間で形成される蓄積用コン
デンサーを有している液晶表示セルの駆動方法に
於いて、表示を行なわない時のドレイン電圧が実
質的に小さくなる様な電圧をソース線に印加する
ことを特徴とする駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11642879A JPS5640888A (en) | 1979-09-11 | 1979-09-11 | Driving method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11642879A JPS5640888A (en) | 1979-09-11 | 1979-09-11 | Driving method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5640888A JPS5640888A (en) | 1981-04-17 |
| JPS6231330B2 true JPS6231330B2 (ja) | 1987-07-08 |
Family
ID=14686845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11642879A Granted JPS5640888A (en) | 1979-09-11 | 1979-09-11 | Driving method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5640888A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59119328A (ja) * | 1982-12-27 | 1984-07-10 | Fujitsu Ltd | 液晶表示パネルの駆動方法 |
| JPH07120146B2 (ja) * | 1992-01-16 | 1995-12-20 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPH0766257B2 (ja) * | 1993-01-11 | 1995-07-19 | セイコーエプソン株式会社 | 液晶表示装置の駆動方法 |
-
1979
- 1979-09-11 JP JP11642879A patent/JPS5640888A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5640888A (en) | 1981-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5870075A (en) | LCD display with divided pixel electrodes connected separately with respective transistors in one pixel and method of driving which uses detection of movement in video | |
| US5686932A (en) | Compensative driving method type liquid crystal display device | |
| JPH08123373A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH05188395A (ja) | 液晶表示素子 | |
| JP3292520B2 (ja) | 液晶表示装置 | |
| US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
| JP3213072B2 (ja) | 液晶表示装置 | |
| JP2503266B2 (ja) | 薄膜トランジスタマトリクス | |
| JPS6231330B2 (ja) | ||
| JP2940287B2 (ja) | 反強誘電性液晶表示素子 | |
| JP3656179B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JP3064702B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3281763B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH05216007A (ja) | 液晶素子およびその駆動方法 | |
| JP2861266B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JP2637835B2 (ja) | アクティブマトリクス型表示装置及びその制御方法 | |
| JPH05216442A (ja) | 液晶表示装置 | |
| JP2860206B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3297335B2 (ja) | 液晶表示装置 | |
| JP2002202493A (ja) | 液晶表示装置 | |
| JPH0915559A (ja) | アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法 | |
| JP3176846B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH0815728A (ja) | 液晶表示装置 | |
| JPH06250611A (ja) | 液晶表示装置 | |
| JP2811766B2 (ja) | アクティブマトリクス型表示装置 |