JP3176846B2 - 液晶表示装置の駆動方法 - Google Patents
液晶表示装置の駆動方法Info
- Publication number
- JP3176846B2 JP3176846B2 JP17330096A JP17330096A JP3176846B2 JP 3176846 B2 JP3176846 B2 JP 3176846B2 JP 17330096 A JP17330096 A JP 17330096A JP 17330096 A JP17330096 A JP 17330096A JP 3176846 B2 JP3176846 B2 JP 3176846B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- bus line
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】この発明は、スイッチング素
子として薄膜トランジスタを用いたアクティブマトリッ
クス型液晶表示装置の駆動方法に関する。
子として薄膜トランジスタを用いたアクティブマトリッ
クス型液晶表示装置の駆動方法に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、ＣＲＴに代わる
ディスプレイとして、特に、カラーノートパソコンやナ
ビゲーションシステムにおいて、著しい進展を遂げてい
る。更に将来的には、液晶テレビにおいて、画面の大型
化および高精細化という方向に向かうので、特に薄膜ト
ランジスタ（以下「ＴＦＴ」という）を用いたアクティ
ブマトリックス型液晶表示装置の利用範囲は拡大してい
る。しかし、フリッカやクロストーク等の問題があり、
これらの問題を解決するため様々な駆動方法の検討およ
び実用化がなされている。
ディスプレイとして、特に、カラーノートパソコンやナ
ビゲーションシステムにおいて、著しい進展を遂げてい
る。更に将来的には、液晶テレビにおいて、画面の大型
化および高精細化という方向に向かうので、特に薄膜ト
ランジスタ（以下「ＴＦＴ」という）を用いたアクティ
ブマトリックス型液晶表示装置の利用範囲は拡大してい
る。しかし、フリッカやクロストーク等の問題があり、
これらの問題を解決するため様々な駆動方法の検討およ
び実用化がなされている。
【０００３】特に、フリッカの改善としては、特開平２
−１５７８１５号公報に示されているように、画素電極
と容量的に結合しているゲートバスラインの電位を変化
させることにより、画素電極の電位を変調する方法（以
下「容量結合駆動法」という）では、液晶の誘電異方性
等によるＤＣ（直流）成分を除去し、ソース信号振幅小
すなわち低消費電力化を実現することが可能である。
−１５７８１５号公報に示されているように、画素電極
と容量的に結合しているゲートバスラインの電位を変化
させることにより、画素電極の電位を変調する方法（以
下「容量結合駆動法」という）では、液晶の誘電異方性
等によるＤＣ（直流）成分を除去し、ソース信号振幅小
すなわち低消費電力化を実現することが可能である。
【０００４】しかしこの方法では、ゲートバスラインの
電位の与え方によっては、画素に書き込まれた映像信号
の一部を、本来書き込まれるべきではない信号、つまり
他の画素に書き込むべき映像信号の一部で書き変えてし
まい、画素の電荷保持特性が劣化するという欠点があ
る。この問題を解決する方法としては、特開平７−１４
０４４１号公報に示されている。
電位の与え方によっては、画素に書き込まれた映像信号
の一部を、本来書き込まれるべきではない信号、つまり
他の画素に書き込むべき映像信号の一部で書き変えてし
まい、画素の電荷保持特性が劣化するという欠点があ
る。この問題を解決する方法としては、特開平７−１４
０４４１号公報に示されている。
【０００５】以下、図２，図６，図７および図８を用い
て、従来例の液晶表示装置の駆動方法として、特開平７
−１４０４４１号公報に示される液晶表示装置の容量結
合駆動法について述べる。図２は液晶表示装置の１画素
の等価回路を示すものである。図２において、１はゲー
トバスラインであり、ｋ番目，ｋ＋１番目のゲートバス
ライン１をそれぞれＧk ，Ｇk+1 とする。２はソースバ
スラインであり、ｊ番目，ｊ＋１番目のソースバスライ
ン２をそれぞれＳj ，Ｓj+1 とする。３はＴＦＴ、４は
共通電極である。また、Ｃｌｃは液晶容量、Ｃｇｄはゲ
ート・ドレイン間の寄生容量、Ｃｓｔはドレインでの電
荷を保持するための蓄積容量である。なお、Ｃｌｃ，Ｃ
ｇｄ，Ｃｓｔはそれぞれの容量値も示すものとする。
て、従来例の液晶表示装置の駆動方法として、特開平７
−１４０４４１号公報に示される液晶表示装置の容量結
合駆動法について述べる。図２は液晶表示装置の１画素
の等価回路を示すものである。図２において、１はゲー
トバスラインであり、ｋ番目，ｋ＋１番目のゲートバス
ライン１をそれぞれＧk ，Ｇk+1 とする。２はソースバ
スラインであり、ｊ番目，ｊ＋１番目のソースバスライ
ン２をそれぞれＳj ，Ｓj+1 とする。３はＴＦＴ、４は
共通電極である。また、Ｃｌｃは液晶容量、Ｃｇｄはゲ
ート・ドレイン間の寄生容量、Ｃｓｔはドレインでの電
荷を保持するための蓄積容量である。なお、Ｃｌｃ，Ｃ
ｇｄ，Ｃｓｔはそれぞれの容量値も示すものとする。
【０００６】また、図６は液晶表示装置のゲートバスラ
インの等価回路図であり、Ｒｇは単位長当たりのゲート
配線抵抗、Ｃｇは単位長当たりのゲート配線容量、Ｓ，
Ｅはそれぞれゲートバスラインの給電端，終電端であ
る。液晶表示装置のゲートバスラインの給電端Ｓより供
給されるゲート電圧は、ゲート配線抵抗Ｒｇおよびゲー
ト配線容量Ｃｇからなるフィルタ回路を通るため、ゲー
トバスラインの終電端Ｅではゲート電圧の立ち上がりお
よび立ち下がりの期間で遅延時間が生じ、例えば図８に
示す駆動波形となる。
インの等価回路図であり、Ｒｇは単位長当たりのゲート
配線抵抗、Ｃｇは単位長当たりのゲート配線容量、Ｓ，
Ｅはそれぞれゲートバスラインの給電端，終電端であ
る。液晶表示装置のゲートバスラインの給電端Ｓより供
給されるゲート電圧は、ゲート配線抵抗Ｒｇおよびゲー
ト配線容量Ｃｇからなるフィルタ回路を通るため、ゲー
トバスラインの終電端Ｅではゲート電圧の立ち上がりお
よび立ち下がりの期間で遅延時間が生じ、例えば図８に
示す駆動波形となる。
【０００７】以上のように構成された液晶表示装置につ
いて、以下その従来の駆動方法について説明する。図７
は従来の液晶表示装置の駆動方法による信号波形図であ
り、図７（ａ）はゲート駆動回路からｋ番目のゲートバ
スラインＧk （図２）に与えられる信号を示し、図７
（ｂ）はゲート駆動回路からｋ＋１番目のゲートバスラ
インＧk+1 （図２）に与えられる信号を示し、図７
（ｃ）はソース駆動回路からソースバスライン２に与え
られる信号（Ｖｓｉｇ）を示し、図７（ｄ）はゲートバ
スラインＧk とソースバスラインＳj に接続したＴＦＴ
３のドレインに接続された画素電極の電位（以下「画素
電位」という）を示す。
いて、以下その従来の駆動方法について説明する。図７
は従来の液晶表示装置の駆動方法による信号波形図であ
り、図７（ａ）はゲート駆動回路からｋ番目のゲートバ
スラインＧk （図２）に与えられる信号を示し、図７
（ｂ）はゲート駆動回路からｋ＋１番目のゲートバスラ
インＧk+1 （図２）に与えられる信号を示し、図７
（ｃ）はソース駆動回路からソースバスライン２に与え
られる信号（Ｖｓｉｇ）を示し、図７（ｄ）はゲートバ
スラインＧk とソースバスラインＳj に接続したＴＦＴ
３のドレインに接続された画素電極の電位（以下「画素
電位」という）を示す。
【０００８】この従来の駆動方法では、図７（ａ），
（ｂ）のように、ゲートバスライン１に、１水平走査期
間（１Ｈ）よりΔｔの期間だけ短い期間保持されるＴＦ
Ｔ３をオンするゲート電位Ｖｇｈの前に、１水平走査期
間とΔｔの期間保持される変調信号を与える。この変調
信号は１フィールド毎に電圧がＶｇｅ+ とＶｇｅ- とで
交互に変化する信号である。
（ｂ）のように、ゲートバスライン１に、１水平走査期
間（１Ｈ）よりΔｔの期間だけ短い期間保持されるＴＦ
Ｔ３をオンするゲート電位Ｖｇｈの前に、１水平走査期
間とΔｔの期間保持される変調信号を与える。この変調
信号は１フィールド毎に電圧がＶｇｅ+ とＶｇｅ- とで
交互に変化する信号である。
【０００９】図７（ｃ）に示すソースバスライン２に与
えるソース信号は、１水平走査期間（１Ｈ）毎に極性を
逆にするとともに、図７（ａ）の第ｎフィールドのＶｇ
ｈの電位期間と第ｎ＋１フィールドのＶｇｈの電位期間
とでは極性を逆にしているように、１フィールド毎に極
性が逆になるようにしている。更に、図８は、図６に示
す液晶表示装置の配線抵抗や容量による遅延時間を考慮
した液晶表示装置の終電端の駆動波形を示す。図７よ
り、ゲート電圧がＶｇｈでＴＦＴ３がオン状態のとき、
画素電位はソース電位と同電位まで充電される（図７
（ｄ）のＡ点）。次にＴＦＴ３がオフすると、理想では
Ａ点の画素電位が保持されるが、ゲート・ドレイン間の
寄生容量Ｃｇｄの影響でΔＶだけ画素電位が低下する
（図７（ｄ）のＢ点）。これを突き抜け電圧と呼び、ゲ
ート電圧の変化量をΔＶｇとすると、前述したように容
量値を示す液晶容量Ｃｌｃ，ゲート・ドレイン間の寄生
容量Ｃｇｄ，蓄積容量Ｃｓｔを用いて、突き抜け電圧Δ
Ｖは次式で表される。
えるソース信号は、１水平走査期間（１Ｈ）毎に極性を
逆にするとともに、図７（ａ）の第ｎフィールドのＶｇ
ｈの電位期間と第ｎ＋１フィールドのＶｇｈの電位期間
とでは極性を逆にしているように、１フィールド毎に極
性が逆になるようにしている。更に、図８は、図６に示
す液晶表示装置の配線抵抗や容量による遅延時間を考慮
した液晶表示装置の終電端の駆動波形を示す。図７よ
り、ゲート電圧がＶｇｈでＴＦＴ３がオン状態のとき、
画素電位はソース電位と同電位まで充電される（図７
（ｄ）のＡ点）。次にＴＦＴ３がオフすると、理想では
Ａ点の画素電位が保持されるが、ゲート・ドレイン間の
寄生容量Ｃｇｄの影響でΔＶだけ画素電位が低下する
（図７（ｄ）のＢ点）。これを突き抜け電圧と呼び、ゲ
ート電圧の変化量をΔＶｇとすると、前述したように容
量値を示す液晶容量Ｃｌｃ，ゲート・ドレイン間の寄生
容量Ｃｇｄ，蓄積容量Ｃｓｔを用いて、突き抜け電圧Δ
Ｖは次式で表される。
【００１０】 ΔＶ＝Ｃｇｄ・ΔＶｇ／（Ｃｌｃ＋Ｃｓｔ＋Ｃｇｄ） ここでは、ｔ1 の期間におけるゲート電圧の変化量ΔＶ
ｇ＝Ｖｇｈ−Ｖｇｌである。また、ｔ3 の期間における
ゲート電圧の変化量ΔＶｇおよび突き抜け電圧ΔＶもｔ
1 の期間と同様に示される。更に、突き抜け電圧後のｔ
2 およびｔ4 の期間で、画素電位が蓄積容量Ｃｓｔを介
して次段のゲート電圧（図２ではゲートバスラインＧ
k+1 の信号電圧）により変化し、その変化量をΔＶ* と
すると、次式で示される。
ｇ＝Ｖｇｈ−Ｖｇｌである。また、ｔ3 の期間における
ゲート電圧の変化量ΔＶｇおよび突き抜け電圧ΔＶもｔ
1 の期間と同様に示される。更に、突き抜け電圧後のｔ
2 およびｔ4 の期間で、画素電位が蓄積容量Ｃｓｔを介
して次段のゲート電圧（図２ではゲートバスラインＧ
k+1 の信号電圧）により変化し、その変化量をΔＶ* と
すると、次式で示される。
【００１１】ΔＶ* ＝Ｃｓｔ・ΔＶｇ* ／（Ｃｌｃ＋Ｃ
ｓｔ＋Ｃｇｄ） ここで、ΔＶｇ* は次段のゲート電圧の変化量であり、
ｔ2 の期間ではΔＶｇ * ＝｜（Ｖｇｅ- ）−Ｖｇｌ｜、
ｔ4 の期間ではΔＶｇ* ＝｜（Ｖｇｅ+ ）−Ｖｇｌ｜と
なる。なお、特開平２−１５７８１５号公報等では、変
調信号のＶｇｅ+ およびＶｇｅ- の電位を調整して、Δ
Ｖ* で突き抜け電圧ΔＶを補正する方法をとっている。
ｓｔ＋Ｃｇｄ） ここで、ΔＶｇ* は次段のゲート電圧の変化量であり、
ｔ2 の期間ではΔＶｇ * ＝｜（Ｖｇｅ- ）−Ｖｇｌ｜、
ｔ4 の期間ではΔＶｇ* ＝｜（Ｖｇｅ+ ）−Ｖｇｌ｜と
なる。なお、特開平２−１５７８１５号公報等では、変
調信号のＶｇｅ+ およびＶｇｅ- の電位を調整して、Δ
Ｖ* で突き抜け電圧ΔＶを補正する方法をとっている。
【００１２】
【発明が解決しようとする課題】しかしながら、上記従
来の駆動方法では、以下に示すような課題がある。それ
は、図６に示すように液晶表示装置のゲートバスライン
の配線抵抗（Ｒｇ）や容量（Ｃｇ）により、遅延時間が
生じる。したがって、液晶表示装置の終電端Ｅでは、図
７の駆動波形は駆動電圧の立ち上がりおよび立ち下がり
の期間で遅延時間が生じ、図８に示す駆動波形になる。
第ｎフィールドと第ｎ＋１フィールドではＶｇｈの電位
に上昇するまでのゲート電圧の変化量ΔＶｇ（第ｎフィ
ールドでΔＶｇ＝Ｖｇｈ−Ｖｇｅ+ 、第ｎ＋１フィール
ドでΔＶｇ＝Ｖｇｈ−Ｖｇｅ- ）は異なるので、１水平
走査期間が短いほど立ち上がりの遅延時間の影響でＴＦ
Ｔ３をオンするゲート電位が第ｎフィールドと第ｎ＋１
フィールドでは変化する。これにより、第ｎフィールド
と第ｎ＋１フィールドの突き抜け電圧が変化し、画素電
極と共通電極４の間にＤＣ成分がかかる問題やＴＦＴ３
の充電特性が悪くなるという問題を有していた。すなわ
ち、Ｖｇｈは液晶表示装置の遅延時間を考慮すると、次
式に示す電位Ｖｇｈ(t）となり、時間に依存する関数と
なる。
来の駆動方法では、以下に示すような課題がある。それ
は、図６に示すように液晶表示装置のゲートバスライン
の配線抵抗（Ｒｇ）や容量（Ｃｇ）により、遅延時間が
生じる。したがって、液晶表示装置の終電端Ｅでは、図
７の駆動波形は駆動電圧の立ち上がりおよび立ち下がり
の期間で遅延時間が生じ、図８に示す駆動波形になる。
第ｎフィールドと第ｎ＋１フィールドではＶｇｈの電位
に上昇するまでのゲート電圧の変化量ΔＶｇ（第ｎフィ
ールドでΔＶｇ＝Ｖｇｈ−Ｖｇｅ+ 、第ｎ＋１フィール
ドでΔＶｇ＝Ｖｇｈ−Ｖｇｅ- ）は異なるので、１水平
走査期間が短いほど立ち上がりの遅延時間の影響でＴＦ
Ｔ３をオンするゲート電位が第ｎフィールドと第ｎ＋１
フィールドでは変化する。これにより、第ｎフィールド
と第ｎ＋１フィールドの突き抜け電圧が変化し、画素電
極と共通電極４の間にＤＣ成分がかかる問題やＴＦＴ３
の充電特性が悪くなるという問題を有していた。すなわ
ち、Ｖｇｈは液晶表示装置の遅延時間を考慮すると、次
式に示す電位Ｖｇｈ(t）となり、時間に依存する関数と
なる。
【００１３】Ｖｇｈ(t）＝（Ｖｇｈ−Ｖｇｅ）・〔１−
ＥＸＰ（−ｔ／ＣＲ）〕＋Ｖｇｅ 上式において、Ｃ、Ｒは液晶表示装置の配線抵抗や容量
である。Ｖｇｅは電圧Ｖｇｈを印加する直前の電圧であ
り、第ｎフィールドでは、Ｖｇｅ＝Ｖｇｅ+ であり、第
ｎ＋１フィールドでは、Ｖｇｅ＝Ｖｇｅ- であるため、
Ｖｇｈ(t）は、図８に示すようにΔＶｇｈ（＝Ｖｇｈ1
−Ｖｇｈ2 ）の差が生じる。ここで、１２８０×１０２
４ドットの画素を持つ液晶表示装置を１フィールドを６
０Ｈｚで駆動したとき、ＴＦＴ３をオンするゲート電圧
の保持期間はｔon＝９μｓｅｃとなった。更に、著者ら
は画面サイズ４３ｃｍの液晶表示装置を作製し、駆動電
圧を最適にしたところ、Ｖｇｈ＝２４Ｖ、Ｖｇｌ＝−８
Ｖ、Ｖｇｅ+ ＝−７．８Ｖ、Ｖｇｅ- ＝−１９．８Ｖで
あった。この時、ゲートの配線材料にアルミニウムを用
いた場合、ゲートバスラインの時定数はＣＲ＝２．０μ
ｓｅｃとなった。この結果、フィールド毎のＶｇｈ(t）
の電位差（＝ΔＶｇｈ）は０．１４Ｖとなった。また、
突き抜け電圧ΔＶの第ｎフィールドと第ｎ＋１フィール
ドとの差は、１５ｍＶとなった。これにより、液晶印加
電圧の第ｎフィールドと第ｎ＋１フィールドの差も１５
ｍＶととなり、これはクロストークの視認限界とされる
１０ｍＶを超え、クロストークが明瞭に観測できた。更
に、フリッカも観測された。
ＥＸＰ（−ｔ／ＣＲ）〕＋Ｖｇｅ 上式において、Ｃ、Ｒは液晶表示装置の配線抵抗や容量
である。Ｖｇｅは電圧Ｖｇｈを印加する直前の電圧であ
り、第ｎフィールドでは、Ｖｇｅ＝Ｖｇｅ+ であり、第
ｎ＋１フィールドでは、Ｖｇｅ＝Ｖｇｅ- であるため、
Ｖｇｈ(t）は、図８に示すようにΔＶｇｈ（＝Ｖｇｈ1
−Ｖｇｈ2 ）の差が生じる。ここで、１２８０×１０２
４ドットの画素を持つ液晶表示装置を１フィールドを６
０Ｈｚで駆動したとき、ＴＦＴ３をオンするゲート電圧
の保持期間はｔon＝９μｓｅｃとなった。更に、著者ら
は画面サイズ４３ｃｍの液晶表示装置を作製し、駆動電
圧を最適にしたところ、Ｖｇｈ＝２４Ｖ、Ｖｇｌ＝−８
Ｖ、Ｖｇｅ+ ＝−７．８Ｖ、Ｖｇｅ- ＝−１９．８Ｖで
あった。この時、ゲートの配線材料にアルミニウムを用
いた場合、ゲートバスラインの時定数はＣＲ＝２．０μ
ｓｅｃとなった。この結果、フィールド毎のＶｇｈ(t）
の電位差（＝ΔＶｇｈ）は０．１４Ｖとなった。また、
突き抜け電圧ΔＶの第ｎフィールドと第ｎ＋１フィール
ドとの差は、１５ｍＶとなった。これにより、液晶印加
電圧の第ｎフィールドと第ｎ＋１フィールドの差も１５
ｍＶととなり、これはクロストークの視認限界とされる
１０ｍＶを超え、クロストークが明瞭に観測できた。更
に、フリッカも観測された。
【００１４】この発明の第１の目的は、ゲートバスライ
ンの遅延時間に関係なく、全てのフィールドにおいて突
き抜け電圧を一定とし、フリッカの原因となる画素電極
と共通電極の間のＤＣ成分を除去できる液晶表示装置の
駆動方法を提供することである。この発明の第２の目的
は、第１の目的に加え、薄膜トランジスタの充電特性を
改善できる液晶表示装置の駆動方法を提供することであ
る。
ンの遅延時間に関係なく、全てのフィールドにおいて突
き抜け電圧を一定とし、フリッカの原因となる画素電極
と共通電極の間のＤＣ成分を除去できる液晶表示装置の
駆動方法を提供することである。この発明の第２の目的
は、第１の目的に加え、薄膜トランジスタの充電特性を
改善できる液晶表示装置の駆動方法を提供することであ
る。
【００１５】
【課題を解決するための手段】請求項１記載の液晶表示
装置の駆動方法は、順次駆動される複数のゲートバスラ
インと複数のソースバスラインとを直交配置し、ゲート
バスラインとソースバスラインで囲まれた各領域に画素
電極を配置し、ゲートバスラインとソースバスラインと
の各交差点にゲートバスラインとゲートを接続しソース
バスラインとソースを接続し画素電極とドレインを接続
した薄膜トランジスタを配置し、画素電極を液晶容量を
介して共通電極と接続し、各画素電極を駆動順における
次段のゲートバスラインと蓄積容量を介して接続した液
晶表示装置の駆動方法であって、ゲートバスラインに、
薄膜トランジスタをオンする駆動電圧を印加する直前に
一定の電圧を１水平走査期間より短い期間のみ印加し、
一定の電圧を印加する直前にフィールド毎に異なる２つ
の変調電圧を交互に印加することを特徴とする。
装置の駆動方法は、順次駆動される複数のゲートバスラ
インと複数のソースバスラインとを直交配置し、ゲート
バスラインとソースバスラインで囲まれた各領域に画素
電極を配置し、ゲートバスラインとソースバスラインと
の各交差点にゲートバスラインとゲートを接続しソース
バスラインとソースを接続し画素電極とドレインを接続
した薄膜トランジスタを配置し、画素電極を液晶容量を
介して共通電極と接続し、各画素電極を駆動順における
次段のゲートバスラインと蓄積容量を介して接続した液
晶表示装置の駆動方法であって、ゲートバスラインに、
薄膜トランジスタをオンする駆動電圧を印加する直前に
一定の電圧を１水平走査期間より短い期間のみ印加し、
一定の電圧を印加する直前にフィールド毎に異なる２つ
の変調電圧を交互に印加することを特徴とする。
【００１６】この駆動方法によれば、フィールド毎に異
なる変調電圧を印加後、薄膜トランジスタをオンする駆
動電圧を印加する直前に、一定の電圧を１水平走査期間
より短い期間印加することにより、ゲートバスラインの
遅延時間に関係なく、全てのフィールドにおいて突き抜
け電圧（薄膜トランジスタがオフした後の画素電位の変
化）を一定とし、フリッカの原因となる画素電極と共通
電極の間のＤＣ成分を除去することができる。
なる変調電圧を印加後、薄膜トランジスタをオンする駆
動電圧を印加する直前に、一定の電圧を１水平走査期間
より短い期間印加することにより、ゲートバスラインの
遅延時間に関係なく、全てのフィールドにおいて突き抜
け電圧（薄膜トランジスタがオフした後の画素電位の変
化）を一定とし、フリッカの原因となる画素電極と共通
電極の間のＤＣ成分を除去することができる。
【００１７】請求項２記載の液晶表示装置の駆動方法
は、請求項１記載の液晶表示装置の駆動方法において、
１水平走査期間より短い期間のみ印加する一定の電圧
は、異なる２つの変調電圧のうちのどちらか一方の電圧
とする。このように、一定の電圧を、異なる２つの変調
電圧のうちのどちらか一方の電圧とすることにより、ゲ
ートバスラインに印加する電圧の種類は変わらず、新た
な電圧を設定する必要はない。
は、請求項１記載の液晶表示装置の駆動方法において、
１水平走査期間より短い期間のみ印加する一定の電圧
は、異なる２つの変調電圧のうちのどちらか一方の電圧
とする。このように、一定の電圧を、異なる２つの変調
電圧のうちのどちらか一方の電圧とすることにより、ゲ
ートバスラインに印加する電圧の種類は変わらず、新た
な電圧を設定する必要はない。
【００１８】請求項３記載の液晶表示装置の駆動方法
は、請求項１記載の液晶表示装置の駆動方法において、
１水平走査期間より短い期間のみ印加する一定の電圧
は、異なる２つの変調電圧のうちの高い方の変調電圧を
超えて薄膜トランジスタをオンする駆動電圧までの間の
電圧とする。このように、一定の電圧を、高い方の変調
電圧を超えて薄膜トランジスタをオンする駆動電圧まで
の間の電圧とすることにより、薄膜トランジスタの充電
特性を改善することができる。
は、請求項１記載の液晶表示装置の駆動方法において、
１水平走査期間より短い期間のみ印加する一定の電圧
は、異なる２つの変調電圧のうちの高い方の変調電圧を
超えて薄膜トランジスタをオンする駆動電圧までの間の
電圧とする。このように、一定の電圧を、高い方の変調
電圧を超えて薄膜トランジスタをオンする駆動電圧まで
の間の電圧とすることにより、薄膜トランジスタの充電
特性を改善することができる。
【００１９】
【発明の実施の形態】 〔第１の実施の形態〕以下この発明の第１の実施の形態
について、図面を参照しながら説明する。図１はこの発
明の第１の実施の形態における液晶表示装置の信号波形
図を示す。図２は液晶表示装置の１画素の等価回路図を
示し、従来の技術で説明したのと同じであるため、ここ
での説明は省略する。図３は第１の実施の形態における
液晶表示装置の終電端の遅延時間を考慮したゲート駆動
波形図を示す。
について、図面を参照しながら説明する。図１はこの発
明の第１の実施の形態における液晶表示装置の信号波形
図を示す。図２は液晶表示装置の１画素の等価回路図を
示し、従来の技術で説明したのと同じであるため、ここ
での説明は省略する。図３は第１の実施の形態における
液晶表示装置の終電端の遅延時間を考慮したゲート駆動
波形図を示す。
【００２０】この実施の形態で用いる液晶表示装置の構
成は、図２に示すように、従来例と同様であり、順次駆
動される複数のゲートバスライン１と複数のソースバス
ライン２とを直交配置し、ゲートバスライン１とソース
バスライン２で囲まれた各領域に画素電極を配置し、ゲ
ートバスライン１とソースバスライン２との各交差点に
ゲートバスライン１とゲートを接続しソースバスライン
２とソースを接続し画素電極とドレインを接続したＴＦ
Ｔ３を配置し、画素電極を液晶容量Ｃｌｃを介して共通
電極４と接続し、ｋ番目のゲートバスラインＧk にＴＦ
Ｔ３を介して接続した画素電極を、駆動順における次段
のｋ＋１番目のゲートバスラインＧk+1と蓄積容量Ｃｓ
ｔを介して接続している。
成は、図２に示すように、従来例と同様であり、順次駆
動される複数のゲートバスライン１と複数のソースバス
ライン２とを直交配置し、ゲートバスライン１とソース
バスライン２で囲まれた各領域に画素電極を配置し、ゲ
ートバスライン１とソースバスライン２との各交差点に
ゲートバスライン１とゲートを接続しソースバスライン
２とソースを接続し画素電極とドレインを接続したＴＦ
Ｔ３を配置し、画素電極を液晶容量Ｃｌｃを介して共通
電極４と接続し、ｋ番目のゲートバスラインＧk にＴＦ
Ｔ３を介して接続した画素電極を、駆動順における次段
のｋ＋１番目のゲートバスラインＧk+1と蓄積容量Ｃｓ
ｔを介して接続している。
【００２１】この実施の形態の液晶表示装置の駆動方法
では、図示しない駆動回路から駆動電圧として、ゲート
バスラインＧk には図１（ａ）の電圧が印加され、ゲー
トバスラインＧk+1 には図１（ｂ）の電圧がされる。す
なわち、図１（ａ），（ｂ）に示すように、各ゲートバ
スライン１にＴＦＴ３をオンする駆動電圧Ｖｇｈを印加
する直前に、一定の電圧として高い方の変調電圧Ｖｇｅ
+ と同電圧を１水平走査期間（１Ｈ）より短いΔｔの期
間印加し、この変調電圧Ｖｇｅ+ と同電圧の一定の電圧
を印加する直前にフィールド毎に異なる２つの変調電圧
Ｖｇｅ+ ，Ｖｇｅ- を交互に印加するようにしている。
したがって、駆動電圧Ｖｇｈを印加する前に変調電圧と
してＶｇｅ+ を印加するフィールドでは、変調電圧Ｖｇ
ｅ+ の後に印加される一定の電圧もＶｇｅ+ であるの
で、従来同様の変調電圧Ｖｇｅ+ が印加されることにな
り、駆動電圧Ｖｇｈを印加する前に変調電圧としてＶｇ
ｅ-を印加するフィールドでは、変調電圧Ｖｇｅ- の後
に電圧Ｖｇｅ+ がΔｔの期間印加され、その直後に駆動
電圧Ｖｇｈが印加されることになる。また、ソースバス
ライン２には、従来同様の図１（ｃ）の信号（Ｖｓｉ
ｇ）が印加される。そして、図１（ｄ）はゲートバスラ
インＧk とソースバスラインＳj に接続したＴＦＴ３の
ドレインに接続された画素電極の電位（以下「画素電
位」という）を示す。
では、図示しない駆動回路から駆動電圧として、ゲート
バスラインＧk には図１（ａ）の電圧が印加され、ゲー
トバスラインＧk+1 には図１（ｂ）の電圧がされる。す
なわち、図１（ａ），（ｂ）に示すように、各ゲートバ
スライン１にＴＦＴ３をオンする駆動電圧Ｖｇｈを印加
する直前に、一定の電圧として高い方の変調電圧Ｖｇｅ
+ と同電圧を１水平走査期間（１Ｈ）より短いΔｔの期
間印加し、この変調電圧Ｖｇｅ+ と同電圧の一定の電圧
を印加する直前にフィールド毎に異なる２つの変調電圧
Ｖｇｅ+ ，Ｖｇｅ- を交互に印加するようにしている。
したがって、駆動電圧Ｖｇｈを印加する前に変調電圧と
してＶｇｅ+ を印加するフィールドでは、変調電圧Ｖｇ
ｅ+ の後に印加される一定の電圧もＶｇｅ+ であるの
で、従来同様の変調電圧Ｖｇｅ+ が印加されることにな
り、駆動電圧Ｖｇｈを印加する前に変調電圧としてＶｇ
ｅ-を印加するフィールドでは、変調電圧Ｖｇｅ- の後
に電圧Ｖｇｅ+ がΔｔの期間印加され、その直後に駆動
電圧Ｖｇｈが印加されることになる。また、ソースバス
ライン２には、従来同様の図１（ｃ）の信号（Ｖｓｉ
ｇ）が印加される。そして、図１（ｄ）はゲートバスラ
インＧk とソースバスラインＳj に接続したＴＦＴ３の
ドレインに接続された画素電極の電位（以下「画素電
位」という）を示す。
【００２２】このように、ゲートバスラインＧk に図１
（ａ）の電圧が印加され、ゲートバスラインＧk+1 に図
１（ｂ）の電圧が印加され、ソースバスラインＳj に図
１（ｃ）の電圧が印加され、画素電極にソース信号電圧
分書き込まれた後、ｔ2 およびｔ4 の期間（図１
（ｄ））において、画素電位はΔＶ1 −ΔＶ（ｔ2 の期
間），ΔＶ2 ＋ΔＶ（ｔ4 の期間）変化する。ΔＶは、
従来例で説明した突き抜け電圧であり、ゲート電圧の変
化量をΔＶｇとし、液晶容量Ｃｌｃ，ゲート・ドレイン
間の寄生容量Ｃｇｄ，蓄積容量Ｃｓｔを用いて、次式で
示される。
（ａ）の電圧が印加され、ゲートバスラインＧk+1 に図
１（ｂ）の電圧が印加され、ソースバスラインＳj に図
１（ｃ）の電圧が印加され、画素電極にソース信号電圧
分書き込まれた後、ｔ2 およびｔ4 の期間（図１
（ｄ））において、画素電位はΔＶ1 −ΔＶ（ｔ2 の期
間），ΔＶ2 ＋ΔＶ（ｔ4 の期間）変化する。ΔＶは、
従来例で説明した突き抜け電圧であり、ゲート電圧の変
化量をΔＶｇとし、液晶容量Ｃｌｃ，ゲート・ドレイン
間の寄生容量Ｃｇｄ，蓄積容量Ｃｓｔを用いて、次式で
示される。
【００２３】 ΔＶ＝Ｃｇｄ・ΔＶｇ／（Ｃｌｃ＋Ｃｓｔ＋Ｃｇｄ） ここでは、ゲート電圧の変化量ΔＶｇは、ΔＶｇ＝Ｖｇ
ｈ−Ｖｇｌである。さらに、突き抜け電圧後、ｔ2 およ
びｔ4 の期間において、次段のゲート電圧（図２ではゲ
ートバスラインＧk+1 の信号電圧）により画素電位が変
化し、その変化量ΔＶ1 ，ΔＶ2 は次式で示される。こ
れが液晶の実効電圧に直接的に関係する。
ｈ−Ｖｇｌである。さらに、突き抜け電圧後、ｔ2 およ
びｔ4 の期間において、次段のゲート電圧（図２ではゲ
ートバスラインＧk+1 の信号電圧）により画素電位が変
化し、その変化量ΔＶ1 ，ΔＶ2 は次式で示される。こ
れが液晶の実効電圧に直接的に関係する。
【００２４】ΔＶ1 （ΔＶ2 ）＝ΔＶｇ* ・Ｃｓｔ／
（Ｃｌｃ＋Ｃｓｔ＋Ｃｇｄ） ここで、ΔＶｇ* は次段のゲート電圧の変化量であり、
ｔ2 の期間ではΔＶｇ * ＝｜（Ｖｇｅ- ）−Ｖｇｌ｜、
ｔ4 の期間ではΔＶｇ* ＝｜（Ｖｇｅ+ ）−Ｖｇｌ｜と
なる。更に、Ｖｇｅ+ およびＶｇｅ- の電位を調整する
ことで、ΔＶ1，ΔＶ2 で突き抜け電圧ΔＶを補正す
る。
（Ｃｌｃ＋Ｃｓｔ＋Ｃｇｄ） ここで、ΔＶｇ* は次段のゲート電圧の変化量であり、
ｔ2 の期間ではΔＶｇ * ＝｜（Ｖｇｅ- ）−Ｖｇｌ｜、
ｔ4 の期間ではΔＶｇ* ＝｜（Ｖｇｅ+ ）−Ｖｇｌ｜と
なる。更に、Ｖｇｅ+ およびＶｇｅ- の電位を調整する
ことで、ΔＶ1，ΔＶ2 で突き抜け電圧ΔＶを補正す
る。
【００２５】また、Ｖｇｈは液晶表示装置の遅延時間を
考慮すると、次式に示す電位Ｖｇｈ(t）となり、時間に
依存する関数となる。 Ｖｇｈ(t）＝（Ｖｇｈ−Ｖｇｅ）・〔１−ＥＸＰ（−ｔ
／ＣＲ）〕＋Ｖｇｅ 図３に示されるＴＦＴ３をオンするゲート電圧の印加期
間である第ｎフィールドのｔon1 と第ｎ＋１フィールド
のｔon2 が等しいため、Ｖｇｈ(t）はＶｇｈを印加する
直前の電圧Ｖｇｅに依存し、ゲート電圧の印加期間ｔ
on1 ，ｔon2 の直前のΔｔの期間にＶｇｅ+ の電位を与
えることにより、Ｖｇｅは第ｎフィールドでも第ｎ＋１
フィールドでもＶｇｅ+ で等しくなる。したがって、第
ｎフィールドでも第ｎ＋１フィールドでもＶｇｈ(t）は
等しくなり、Ｖｇｈ1 ＝Ｖｇｈ2 となり、フィールド毎
のＶｇｈ1 とＶｇｈ2 との差ΔＶｇｈ＝Ｖｇｈ1 −Ｖｇ
ｈ2＝０となる。
考慮すると、次式に示す電位Ｖｇｈ(t）となり、時間に
依存する関数となる。 Ｖｇｈ(t）＝（Ｖｇｈ−Ｖｇｅ）・〔１−ＥＸＰ（−ｔ
／ＣＲ）〕＋Ｖｇｅ 図３に示されるＴＦＴ３をオンするゲート電圧の印加期
間である第ｎフィールドのｔon1 と第ｎ＋１フィールド
のｔon2 が等しいため、Ｖｇｈ(t）はＶｇｈを印加する
直前の電圧Ｖｇｅに依存し、ゲート電圧の印加期間ｔ
on1 ，ｔon2 の直前のΔｔの期間にＶｇｅ+ の電位を与
えることにより、Ｖｇｅは第ｎフィールドでも第ｎ＋１
フィールドでもＶｇｅ+ で等しくなる。したがって、第
ｎフィールドでも第ｎ＋１フィールドでもＶｇｈ(t）は
等しくなり、Ｖｇｈ1 ＝Ｖｇｈ2 となり、フィールド毎
のＶｇｈ1 とＶｇｈ2 との差ΔＶｇｈ＝Ｖｇｈ1 −Ｖｇ
ｈ2＝０となる。
【００２６】また、第ｎフィールドのソース信号電圧書
き込み期間後および第ｎ＋１フィールドのソース信号電
圧書き込み期間後の突き抜け電圧ΔＶは、次式で示され
る。 ΔＶ＝ΔＶｇ・Ｃｇｄ／（Ｃｌｃ＋Ｃｓｔ＋Ｃｇｄ） ここで、ΔＶｇ＝Ｖｇｈ1 −Ｖｇｌ＝Ｖｇｈ2 −Ｖｇｌ
であるため、第ｎフィールドのソース信号電圧書き込み
期間後と第ｎ＋１フィールドのソース信号電圧書き込み
期間後の突き抜け電圧ΔＶは等しくなる。
き込み期間後および第ｎ＋１フィールドのソース信号電
圧書き込み期間後の突き抜け電圧ΔＶは、次式で示され
る。 ΔＶ＝ΔＶｇ・Ｃｇｄ／（Ｃｌｃ＋Ｃｓｔ＋Ｃｇｄ） ここで、ΔＶｇ＝Ｖｇｈ1 −Ｖｇｌ＝Ｖｇｈ2 −Ｖｇｌ
であるため、第ｎフィールドのソース信号電圧書き込み
期間後と第ｎ＋１フィールドのソース信号電圧書き込み
期間後の突き抜け電圧ΔＶは等しくなる。
【００２７】このように、第ｎフィールドのソース信号
電圧書き込み期間後と第ｎ＋１フィールドのソース信号
電圧書き込み期間後の突き抜け電圧ΔＶは等しくなり、
突き抜け電圧の後、従来例と同様にＶｇｅ+ およびＶｇ
ｅ- の変調信号により、画素電位が変化する。この変化
量はΔＶ1 ，ΔＶ2 と等しく、ΔＶ1 ，ΔＶ2 で突き抜
け電圧ΔＶを補正することができる。したがって、画素
電極と共通電極４の間にＤＣ成分がかからなくなる。
電圧書き込み期間後と第ｎ＋１フィールドのソース信号
電圧書き込み期間後の突き抜け電圧ΔＶは等しくなり、
突き抜け電圧の後、従来例と同様にＶｇｅ+ およびＶｇ
ｅ- の変調信号により、画素電位が変化する。この変化
量はΔＶ1 ，ΔＶ2 と等しく、ΔＶ1 ，ΔＶ2 で突き抜
け電圧ΔＶを補正することができる。したがって、画素
電極と共通電極４の間にＤＣ成分がかからなくなる。
【００２８】以上のようにこの実施の形態によれば、ゲ
ートバスライン１にＴＦＴ３をオンする駆動電圧Ｖｇｈ
を印加する直前のΔｔの期間に、一定の電圧として変調
電圧Ｖｇｅ+ を印加することにより、Ｖｇｈの電位に上
昇するまでのゲート電圧の変化量ΔＶｇが第ｎフィール
ドと第ｎ＋１フィールドとで等しくなり、液晶表示装置
の遅延時間に関係なく突き抜け電圧ΔＶを一定にでき、
従来の駆動方法による図８のΔＶｇｈの電位差を０にで
き、画素電極と共通電極４の間のＤＣ成分を除去するこ
とができ、クロストークやフリッカを抑制することがで
きる。
ートバスライン１にＴＦＴ３をオンする駆動電圧Ｖｇｈ
を印加する直前のΔｔの期間に、一定の電圧として変調
電圧Ｖｇｅ+ を印加することにより、Ｖｇｈの電位に上
昇するまでのゲート電圧の変化量ΔＶｇが第ｎフィール
ドと第ｎ＋１フィールドとで等しくなり、液晶表示装置
の遅延時間に関係なく突き抜け電圧ΔＶを一定にでき、
従来の駆動方法による図８のΔＶｇｈの電位差を０にで
き、画素電極と共通電極４の間のＤＣ成分を除去するこ
とができ、クロストークやフリッカを抑制することがで
きる。
【００２９】また、実際に遅延時間の大きい大型液晶表
示装置で画像を映したところ、従来の駆動方法では、ク
ロストークやフリッカが見られたが、この実施の形態の
駆動方法では、全く確認できなかった。なお、第１の実
施の形態において、Δｔは１水平走査期間より短い期間
としたが、Δｔは個々の液晶表示装置において、ゲート
バスラインの遅延時間ＣＲ以上にする必要がある。
示装置で画像を映したところ、従来の駆動方法では、ク
ロストークやフリッカが見られたが、この実施の形態の
駆動方法では、全く確認できなかった。なお、第１の実
施の形態において、Δｔは１水平走査期間より短い期間
としたが、Δｔは個々の液晶表示装置において、ゲート
バスラインの遅延時間ＣＲ以上にする必要がある。
【００３０】また、第１の実施の形態において、Ｖｇｈ
の直前のΔｔの期間の一定の電圧を高い方の変調電圧Ｖ
ｇｅ+ としたが、低い方の変調電圧Ｖｇｅ- としてもよ
いし、ＴＦＴ３をオフする電圧Ｖｇｌとしてもよい。い
ずれにしても、ゲートバスライン１に印加する電圧はＶ
ｇｈ，Ｖｇｌ，Ｖｇｅ+ ，Ｖｇｅ- の従来同様４種類で
あり、駆動回路を複雑にしなくてすむ。
の直前のΔｔの期間の一定の電圧を高い方の変調電圧Ｖ
ｇｅ+ としたが、低い方の変調電圧Ｖｇｅ- としてもよ
いし、ＴＦＴ３をオフする電圧Ｖｇｌとしてもよい。い
ずれにしても、ゲートバスライン１に印加する電圧はＶ
ｇｈ，Ｖｇｌ，Ｖｇｅ+ ，Ｖｇｅ- の従来同様４種類で
あり、駆動回路を複雑にしなくてすむ。
【００３１】〔第２の実施の形態〕以下この発明の第２
の実施の形態について、図面を参照しながら説明する。
この第２の実施の形態で用いる液晶表示装置の構成は第
１の実施の形態で用いた図２と同様である。図４はこの
発明の第２の実施の形態における液晶表示装置の信号波
形図である。図５は第２の実施の形態における液晶表示
装置の終電端の遅延時間を考慮したゲート駆動波形図で
ある。
の実施の形態について、図面を参照しながら説明する。
この第２の実施の形態で用いる液晶表示装置の構成は第
１の実施の形態で用いた図２と同様である。図４はこの
発明の第２の実施の形態における液晶表示装置の信号波
形図である。図５は第２の実施の形態における液晶表示
装置の終電端の遅延時間を考慮したゲート駆動波形図で
ある。
【００３２】図１に示す第１の実施の形態では、ＴＦＴ
３をオンする駆動電圧Ｖｇｈの直前のΔｔの期間に印加
する一定の電圧を高い方の変調電圧Ｖｇｅ+ としたが、
この第２の実施の形態では、ＴＦＴ３をオンする駆動電
圧Ｖｇｈの直前のΔｔの期間に印加する一定の電圧を、
高い方の変調電圧Ｖｇｅ+ を超えてＴＦＴ３のオン電圧
Ｖｇｈまでの間における一定の電圧としており、その他
は第１の実施の形態と同様である。
３をオンする駆動電圧Ｖｇｈの直前のΔｔの期間に印加
する一定の電圧を高い方の変調電圧Ｖｇｅ+ としたが、
この第２の実施の形態では、ＴＦＴ３をオンする駆動電
圧Ｖｇｈの直前のΔｔの期間に印加する一定の電圧を、
高い方の変調電圧Ｖｇｅ+ を超えてＴＦＴ３のオン電圧
Ｖｇｈまでの間における一定の電圧としており、その他
は第１の実施の形態と同様である。
【００３３】この実施の形態では、図４に示すように、
Δｔの期間に印加する一定の電圧を（Ｖｇｅ+ ）＋ΔＶ
X としている。図５において、Ｖｇｈ1 は第１の実施の
形態におけるＴＦＴ３をオンする駆動電圧であり、この
第２の実施の形態では、Ｖｇｈ1 →Ｖｇｈ3 に上昇する
ため、充電特性が改善される。さらに、Ｖｇｈは液晶表
示装置の遅延時間を考慮すると、次式において電位Ｖｇ
ｈ(t）となり、時間に依存する関数となる。
Δｔの期間に印加する一定の電圧を（Ｖｇｅ+ ）＋ΔＶ
X としている。図５において、Ｖｇｈ1 は第１の実施の
形態におけるＴＦＴ３をオンする駆動電圧であり、この
第２の実施の形態では、Ｖｇｈ1 →Ｖｇｈ3 に上昇する
ため、充電特性が改善される。さらに、Ｖｇｈは液晶表
示装置の遅延時間を考慮すると、次式において電位Ｖｇ
ｈ(t）となり、時間に依存する関数となる。
【００３４】Ｖｇｈ(t）＝（Ｖｇｈ−Ｖｇｅ）・〔１−
ＥＸＰ（−ｔ／ＣＲ）〕＋Ｖｇｅ ここで、第１の実施の形態のようにＶｇｅ＝Ｖｇｅ+ の
場合、Ｖｇｈ1 となり、この第２の実施の形態のように
Ｖｇｅ＝（Ｖｇｅ+ ）＋ΔＶX の場合、Ｖｇｈ3とな
る。ここで、ΔＶX ＝１５Ｖととし、数値を代入する
と、Ｖｇｈ1 ＝２３．６５Ｖ、Ｖｇｈ3 ＝２３．８１Ｖ
となり、ＴＦＴ３のオンする電圧Ｖｇｈを０．１６Ｖ上
げることができ、充電特性を改善することができる。
ＥＸＰ（−ｔ／ＣＲ）〕＋Ｖｇｅ ここで、第１の実施の形態のようにＶｇｅ＝Ｖｇｅ+ の
場合、Ｖｇｈ1 となり、この第２の実施の形態のように
Ｖｇｅ＝（Ｖｇｅ+ ）＋ΔＶX の場合、Ｖｇｈ3とな
る。ここで、ΔＶX ＝１５Ｖととし、数値を代入する
と、Ｖｇｈ1 ＝２３．６５Ｖ、Ｖｇｈ3 ＝２３．８１Ｖ
となり、ＴＦＴ３のオンする電圧Ｖｇｈを０．１６Ｖ上
げることができ、充電特性を改善することができる。
【００３５】したがってこの実施の形態によれば、１水
平走査期間が非常に短い場合や、液晶表示装置の遅延時
間が大きい場合に、Δｔの期間保持する電位を高くする
ことにより、第１の実施の形態では充電が完全にできな
い場合でも容易に充電できるようになる。また、上記第
１および第２の実施の形態では、複数のゲートバスライ
ン１において、ソースバスライン２にソース信号を印加
する駆動回路に近い側を前段とし、遠い側を後段とし、
最前段〜最後段を第１ライン〜最終ラインとした場合
に、画素電極を後段のゲートバスラインと蓄積容量を介
して接続した構成（後段ゲート構成）の液晶表示装置に
おいて、ゲートバスライン１の第１ラインから順次走査
する駆動方法について説明したが、画素電極を前段のゲ
ートバスラインと蓄積容量を介して接続した構成（前段
ゲート構成）の液晶表示装置において、ゲートバスライ
ンの最終ラインから逆走査する駆動方法についても同じ
であることは言うまでもない。
平走査期間が非常に短い場合や、液晶表示装置の遅延時
間が大きい場合に、Δｔの期間保持する電位を高くする
ことにより、第１の実施の形態では充電が完全にできな
い場合でも容易に充電できるようになる。また、上記第
１および第２の実施の形態では、複数のゲートバスライ
ン１において、ソースバスライン２にソース信号を印加
する駆動回路に近い側を前段とし、遠い側を後段とし、
最前段〜最後段を第１ライン〜最終ラインとした場合
に、画素電極を後段のゲートバスラインと蓄積容量を介
して接続した構成（後段ゲート構成）の液晶表示装置に
おいて、ゲートバスライン１の第１ラインから順次走査
する駆動方法について説明したが、画素電極を前段のゲ
ートバスラインと蓄積容量を介して接続した構成（前段
ゲート構成）の液晶表示装置において、ゲートバスライ
ンの最終ラインから逆走査する駆動方法についても同じ
であることは言うまでもない。
【００３６】
【発明の効果】以上のようにこの発明の液晶表示装置の
駆動方法は、ゲートバスラインにフィールド毎に異なる
変調電圧を印加後、薄膜トランジスタをオンする駆動電
圧を印加する直前に、一定の電圧を１水平走査期間より
短い期間印加することにより、ゲートバスラインの遅延
時間に関係なく、全てのフィールドにおいて突き抜け電
圧（薄膜トランジスタがオフした後の画素電位の変化）
を一定とし、画素電極と共通電極の間のＤＣ成分を除去
することができ、クロストークやフリッカを抑制するこ
とができる。
駆動方法は、ゲートバスラインにフィールド毎に異なる
変調電圧を印加後、薄膜トランジスタをオンする駆動電
圧を印加する直前に、一定の電圧を１水平走査期間より
短い期間印加することにより、ゲートバスラインの遅延
時間に関係なく、全てのフィールドにおいて突き抜け電
圧（薄膜トランジスタがオフした後の画素電位の変化）
を一定とし、画素電極と共通電極の間のＤＣ成分を除去
することができ、クロストークやフリッカを抑制するこ
とができる。
【００３７】また、１水平走査期間が非常に短いときや
液晶表示装置の遅延時間が大きい場合でも、一定の電圧
を、高い方の変調電圧を超えて薄膜トランジスタをオン
する駆動電圧までの間の電圧とすることにより、薄膜ト
ランジスタのゲートオン電位が上がるため、充電特性を
改善することができる。
液晶表示装置の遅延時間が大きい場合でも、一定の電圧
を、高い方の変調電圧を超えて薄膜トランジスタをオン
する駆動電圧までの間の電圧とすることにより、薄膜ト
ランジスタのゲートオン電位が上がるため、充電特性を
改善することができる。
【図１】この発明の第１の実施の形態の液晶表示装置の
駆動方法による信号波形図である。
駆動方法による信号波形図である。
【図２】この発明の実施の形態で用いた液晶表示装置の
１画素の等価回路図である。
１画素の等価回路図である。
【図３】この発明の第１の実施の形態における液晶表示
装置の遅延時間を考慮したゲート駆動波形図である。
装置の遅延時間を考慮したゲート駆動波形図である。
【図４】この発明の第２の実施の形態の液晶表示装置の
駆動方法による信号波形図である。
駆動方法による信号波形図である。
【図５】この発明の第２の実施の形態における液晶表示
装置の遅延時間を考慮したゲート駆動波形図である。
装置の遅延時間を考慮したゲート駆動波形図である。
【図６】液晶表示装置のゲートバスラインの等価回路図
である。
である。
【図７】従来の液晶表示装置の駆動方法による信号波形
図である。
図である。
【図８】従来例における液晶表示装置の遅延時間を考慮
したゲート駆動波形図である。
したゲート駆動波形図である。
Ｖｇｈ ＴＦＴをオンするゲート電圧 Ｖｇｌ ＴＦＴをオフするゲート電圧 Ｖｇｅ+ ，Ｖｇｅ- 変調電圧 Ｖｓｉｇ ソース信号 ΔＶ 突き抜け電圧 ΔＶ1 ，ΔＶ2 次段のゲート印加電圧による画素電位
の変化量 Δｔ 一定電圧の印加期間 １ ゲートバスライン ２ ソースバスライン ３ ＴＦＴ（薄膜トランジスタ） ４ 共通電極 Ｇk ｋ番目のゲートバスライン Ｇk+1 ｋ＋１番目のゲートバスライン Ｓj ｊ番目のソースバスライン Ｓj+1 ｊ＋１番目のソースバスライン Ｃｌｃ 液晶容量 Ｃｇｄ ゲート・ドレイン間の寄生容量 Ｃｓｔ 蓄積容量 Ｖｇｈ1 ，Ｖｇｈ2 ，Ｖｇｈ3 液晶表示装置の遅延の
影響を考慮した場合のＴＦＴをオンするゲート電圧
の変化量 Δｔ 一定電圧の印加期間 １ ゲートバスライン ２ ソースバスライン ３ ＴＦＴ（薄膜トランジスタ） ４ 共通電極 Ｇk ｋ番目のゲートバスライン Ｇk+1 ｋ＋１番目のゲートバスライン Ｓj ｊ番目のソースバスライン Ｓj+1 ｊ＋１番目のソースバスライン Ｃｌｃ 液晶容量 Ｃｇｄ ゲート・ドレイン間の寄生容量 Ｃｓｔ 蓄積容量 Ｖｇｈ1 ，Ｖｇｈ2 ，Ｖｇｈ3 液晶表示装置の遅延の
影響を考慮した場合のＴＦＴをオンするゲート電圧
フロントページの続き (56)参考文献 特開 平４−367821（ＪＰ，Ａ) 特開 平２−77722（ＪＰ，Ａ) 特開 平６−161390（ＪＰ，Ａ) 特開 平７−318901（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 550 G09G 3/36
Claims (3)
- 【請求項１】 順次駆動される複数のゲートバスライン
と複数のソースバスラインとを直交配置し、前記ゲート
バスラインと前記ソースバスラインで囲まれた各領域に
画素電極を配置し、前記ゲートバスラインと前記ソース
バスラインとの各交差点に前記ゲートバスラインとゲー
トを接続し前記ソースバスラインとソースを接続し前記
画素電極とドレインを接続した薄膜トランジスタを配置
し、前記画素電極を液晶容量を介して共通電極と接続
し、各画素電極を駆動順における次段のゲートバスライ
ンと蓄積容量を介して接続した液晶表示装置の駆動方法
であって、 前記ゲートバスラインに、前記薄膜トランジスタをオン
する駆動電圧を印加する直前に一定の電圧を１水平走査
期間より短い期間のみ印加し、前記一定の電圧を印加す
る直前にフィールド毎に異なる２つの変調電圧を交互に
印加することを特徴とする液晶表示装置の駆動方法。 - 【請求項２】 １水平走査期間より短い期間のみ印加す
る一定の電圧は、異なる２つの変調電圧のうちのどちら
か一方の電圧とする請求項１記載の液晶表示装置の駆動
方法。 - 【請求項３】 １水平走査期間より短い期間のみ印加す
る一定の電圧は、異なる２つの変調電圧のうちの高い方
の変調電圧を超えて薄膜トランジスタをオンする駆動電
圧までの間の電圧とする請求項１記載の液晶表示装置の
駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17330096A JP3176846B2 (ja) | 1996-07-03 | 1996-07-03 | 液晶表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17330096A JP3176846B2 (ja) | 1996-07-03 | 1996-07-03 | 液晶表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1020281A JPH1020281A (ja) | 1998-01-23 |
| JP3176846B2 true JP3176846B2 (ja) | 2001-06-18 |
Family
ID=15957895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17330096A Expired - Fee Related JP3176846B2 (ja) | 1996-07-03 | 1996-07-03 | 液晶表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3176846B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3518851B2 (ja) * | 1999-02-23 | 2004-04-12 | シャープ株式会社 | アクティブマトリクス基板の駆動方法 |
-
1996
- 1996-07-03 JP JP17330096A patent/JP3176846B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1020281A (ja) | 1998-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753835B1 (en) | Method for driving a liquid crystal display | |
| KR0123033B1 (ko) | 액정 표시 장치 구동 방법 | |
| US6211851B1 (en) | Method and apparatus for eliminating crosstalk in active matrix liquid crystal displays | |
| JP2806098B2 (ja) | 表示装置の駆動方法 | |
| KR101256665B1 (ko) | 액정패널 | |
| KR101285054B1 (ko) | 액정표시장치 | |
| JPS5875194A (ja) | マトリクス表示装置及び駆動方法 | |
| JP2001282205A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| JP3182350B2 (ja) | 液晶表示装置の駆動法 | |
| JP4639702B2 (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| US20040189884A1 (en) | Liquid crystal display | |
| JP3064702B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3176846B2 (ja) | 液晶表示装置の駆動方法 | |
| JP2604200B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP2005128101A (ja) | 液晶表示装置 | |
| JP3297334B2 (ja) | 液晶表示装置 | |
| JPH01219827A (ja) | アクティブマトリックス形液晶表示装置 | |
| JP2002202761A (ja) | 液晶表示装置 | |
| KR100640047B1 (ko) | 액정표시소자 | |
| JP3103161B2 (ja) | 液晶表示装置 | |
| JPH09236790A (ja) | 液晶表示装置およびその駆動方法 | |
| KR100292400B1 (ko) | 액정디스플레이패널 | |
| JP4891529B2 (ja) | 液晶装置 | |
| KR100382625B1 (ko) | 액정 표시 장치 | |
| KR100405025B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |