JPS6230686B2 - - Google Patents

Info

Publication number
JPS6230686B2
JPS6230686B2 JP56005287A JP528781A JPS6230686B2 JP S6230686 B2 JPS6230686 B2 JP S6230686B2 JP 56005287 A JP56005287 A JP 56005287A JP 528781 A JP528781 A JP 528781A JP S6230686 B2 JPS6230686 B2 JP S6230686B2
Authority
JP
Japan
Prior art keywords
reaction tube
sintering
hydrogen
annealing
hydrogen ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56005287A
Other languages
English (en)
Other versions
JPS57118635A (en
Inventor
Shigeaki Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP528781A priority Critical patent/JPS57118635A/ja
Publication of JPS57118635A publication Critical patent/JPS57118635A/ja
Publication of JPS6230686B2 publication Critical patent/JPS6230686B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、プラズ
マ発生装置で発生させた水素イオンを導入して、
低温度、短時間で均一性よく金属等の電極の熱処
理を行う方法を提供するものである。
従来、半導体素子の製造においては、金属電極
を蒸着等で形成してパターニングした後、金属と
半導体との接触抵抗を下げるため、通常熱処理
(以下シンターと略す)を行なう。MOSトランジ
スタ素子では、この工程は特に重要な意味をも
つ。ところで、金属電極の形成には通常電子ビー
ム蒸着法を用いることが多いが、金属の蒸着の
際、MOSトランジスタ素子は高電界に起因した
多量の放射線損傷を受ける。この放射線損傷によ
り、半導体と絶縁膜の境界付近で、本来安定して
いた結晶構造が破壊され、その結果、界面準位あ
るいはトラツプ準位を生ずる。このため、シンタ
ー工程では接触抵抗の低下と同時に上記放射線損
傷を取り除くため、比較的低い温度でアニールを
実行する。アニールは、高温、長時間ほど効果が
あるが、温度の上限は、半導体と金属の共晶点
(例えばAl−Si合金の場合、575℃)で制限され、
共晶点近くの温度になると、半導体中に共晶状態
が深く侵入し、その結果、この半導体の接合にお
いてリーク電流の増大を生じる。
このため、通常は、共晶点よりもかなり低い温
度、即ち、Al−Si合金の場合450℃乃至500℃でシ
ンターする。また、シンター時間も、共晶状態の
進行を抑制する必要性から制限される。通常、
Al−Si合金では60分以内である。通常のシンター
では、400℃乃至500℃に加熱された石英反応管内
に電極形成のなされた半導体ウエフアを挿入し、
キヤリヤ・ガス(例えば窒素ガス)あるいは水素
ガスを加えた雰囲気中で熱処理が施されるが、こ
のシンターは前述したように共晶の問題で温度と
時間の点で制限がある為、放射線損傷のアニール
としては、必ずしも最適条件を満足するものでは
ない。したがつて、従来のアニール工程ではアニ
ール後も放射線損傷の回復の不完全が残り、これ
が原因で、MOSトランジスタ素子の閾値電圧の
目標値からのずれやばらつきが生じる。この放射
線損傷により生じた界面準位や本来の構造的欠陥
により存在していた界面準位を効率よく減少させ
る為には、アニール雰囲気中に発生期の水素(水
素イオン)が含まれている事が望ましい。ところ
で、通常、Al電極の場合はシンター中にAl金属
と絶縁膜との界面反応により、水素イオンが発生
すると考えられているが、その発生量の制御は容
易でなくまたその発生量も均一でかつ十分なアニ
ール効果を期待できる程の量ではない。
本発明は、この様なアニール効果を改良するこ
とのできるシンター方法を提供するものであり、
アニールに必要な十分の量の水素イオンを反応管
外より供給する方法である。
以下、図面により本発明を詳細に説明する。
図は、本発明の一実施例にかかる熱処理に用い
る反応装置を模式的に示したものである。図にお
いて、1は水素発生源(ボンベ)、2はプラズマ
発生装置である。反応管3は細長い円筒状の石英
管等により形成され、この反応管の一端をキヤツ
プ4等による半導体ウエフアの出入口となし、ま
た反応ガスの入口をなすものとし、他端を半球状
に細く形成し、反応ガスの出口として用いる。ま
た、反応管3は、高周波電力によりプラズマ発生
装置2と配管接続されており、このプラズマ発生
装置2は、開閉バルブ11を介して希釈水素を供
給するための高圧水素ボンベ1と配管接続されて
いる。また、反応管3の内部に配置された石英ボ
ート5の上には電極が形成された多数枚の半導体
ウエフア6が充填され、さらに、反応管3は、高
温度でアニールするための電気炉7の内部に装填
されている。反応管3の他端は、真空ポンプ8に
接続され、さらに排気配管はその一部に窒素ガス
を導入するための枝配管9および開閉バルブ10
を有する。
次に具体的な実施例について説明する。図にお
いて、高圧水素ボンベ等の水素ガス供給源1から
の水素ガスを反応管外に設けたプラズマ発生装置
2へ導き、ここで水素イオンを発生させ、反応管
3に導入する。プラズマ発生装置2および反応管
3の内部は、真空ポンプ8により内部の雰囲気が
排気減圧されて真空状態であるため、発生した水
素イオンは、反応炉3に導入される途中で消滅す
ることなく、電気炉7のヒーターにより加熱され
た半導体ウエフア6の表面に達して、十分なアニ
ール効果をもたらす。
さらに、本発明のシリコンゲートMOS電界効
果トランジスタの製作におけるアルミニウム(以
下Alと略す)電極のシンターに適用した場合を
例として説明する。アニールを必要とするシリコ
ン・ウエフア6を石英ボート5の上に置き、図に
示すように反応管3の内部に配置する。この場
合、反応管3の内部へは枝配管9よりキヤリヤガ
ス(例えば窒素ガス)が導入され、したがつて反
応管内はキヤリヤガスで充満されている。また、
反応管内は電気炉7により、適切なシンター温度
例えば400℃乃至450℃に設定されている。次に、
開閉バルブ10を閉めてキヤリヤガスの導入を止
め、真空ポンプ8により、プラズマ発生装置2と
反応管3よりなる系を排気する。真空度が1m
Torr(ミリ・トール)程度になつた時、開閉バ
ル11を開き、水素ガス供給源1より水素ガスを
プラズマ発生装置2に導入し、プラズマを発生さ
せる。
プラズマ発生装置は、通常、プラズマ・エツチ
等で使用されるのと同程度の出力容量のもので十
分である。水素ガスは、濃度100%から窒素ガス
等の不活性なガスで希釈され、濃度が5乃至10%
とされたものまで使用可能である。ガス流量は真
空ポンプの排気能力により決定されるが、通常、
毎分数10c.c.乃至1000c.c.である。
減圧状態で、水素イオンを導入してシンターす
る場合、通常のシンター方法と同一温度で行うも
のとすれば、多量の発生した水素イオンが利用で
きるので、アニール効果は多大である為、シンタ
ー時間はAlとシリコンの共晶に必要とされる最
少の時間で十分である。また、本発明の方法は極
めて浅い接合を有する素子のように、シンター温
度を400℃乃至420℃と低く下げてシンターを施す
必要のあるものにも適用可能である。このような
低温シンターの温度でも、水素イオンを導入する
時間あるいは水素イオンの流量を調節することに
より、十分なアニール効果を得ることができる。
以上、Al電極の場合を例に本発明の説明した
が、他の金属電極または多結晶シリコン等の導電
体を使用する場合においても、同様な方法で十分
なアニール効果が得れることは云うまでもない。
特に、通常電子ビーム蒸着法では形成が困難な
リフラクタリ・メタル等の金属を、スパツタ装置
等で蒸着する場合のスパツタイオンによるイオン
損傷に対しても本発明は多大の効果を奏する。
【図面の簡単な説明】
図は本発明の製造方法を実現する装置の模式図
である。 1……水素発生源(ボンベ)、2……プラズマ
発生装置、3……反応管、5……ボート、6……
半導体ウエフア、7……加熱炉、8……真空ポン
プ、9……枝配管。

Claims (1)

    【特許請求の範囲】
  1. 1 電極を有する半導体基板を、減圧され、か
    つ、所定の温度に保たれた反応管内に配置すると
    ともに、同反応管内へプラズマ発生装置により発
    生させた水素イオンを導入して前記電極を加熱処
    理することを特徴とする半導体装置の製造方法。
JP528781A 1981-01-16 1981-01-16 Manufacture of semiconductor device Granted JPS57118635A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP528781A JPS57118635A (en) 1981-01-16 1981-01-16 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP528781A JPS57118635A (en) 1981-01-16 1981-01-16 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS57118635A JPS57118635A (en) 1982-07-23
JPS6230686B2 true JPS6230686B2 (ja) 1987-07-03

Family

ID=11607016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP528781A Granted JPS57118635A (en) 1981-01-16 1981-01-16 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS57118635A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910320A (ja) * 1982-07-09 1984-01-19 Asahi Chem Ind Co Ltd 「ろ」材
JPH02219225A (ja) * 1989-02-20 1990-08-31 Matsushita Electric Ind Co Ltd 膜堆積装置および膜堆積方法
JPH07153769A (ja) * 1993-11-30 1995-06-16 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
JP3913530B2 (ja) * 2001-11-09 2007-05-09 三洋電機株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534431A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Method of treating semiconductor element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534431A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Method of treating semiconductor element

Also Published As

Publication number Publication date
JPS57118635A (en) 1982-07-23

Similar Documents

Publication Publication Date Title
KR0139793B1 (ko) 막형성 방법
US4298629A (en) Method for forming a nitride insulating film on a silicon semiconductor substrate surface by direct nitridation
US5175126A (en) Process of making titanium nitride barrier layer
JP6588423B2 (ja) 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
JP2928930B2 (ja) 不純物ドーピング装置
KR20040048483A (ko) 반도체소자의 게이트 산화막 형성방법
JPH0677216A (ja) 蒸着薄膜の障壁特性を高めるプラズマアニーリング法
JPH0529448A (ja) 排気方法
JPS6230686B2 (ja)
JP2821264B2 (ja) シリコンデバイスのガス清浄法
JPH0335825B2 (ja)
JPS63204743A (ja) 半導体装置の製造方法
KR19990081964A (ko) Tin과 al 합금 사이의 인터페이스 안정화
JPH05326477A (ja) 半導体基板表面のハロゲン除去方法
JP2663580B2 (ja) シリコン表面のパッシベーション方法及び装置
US7202182B2 (en) Method of passivating oxide/compound semiconductor interface
US20120289036A1 (en) Surface dose retention of dopants by pre-amorphization and post implant passivation treatments
JPH0823095A (ja) 半導体装置及びその製造方法
JPS6027129A (ja) 金属性膜配線のアニ−ル方法
JP2001156011A (ja) 半導体ウェーハ熱処理装置
JP3261440B2 (ja) アルミニウム膜の成膜方法
JP2000277449A (ja) 半導体装置の製造方法および不純物注入活性化処理装置
JPH0376021B2 (ja)
KR20000019439A (ko) 티타늄과 질화 티타늄 증착에 의한 티타늄 샐리사이드 형성방법
JPH0485927A (ja) ゲート電極用薄膜の形成方法とその形成装置