KR19990081964A - Tin과 al 합금 사이의 인터페이스 안정화 - Google Patents

Tin과 al 합금 사이의 인터페이스 안정화 Download PDF

Info

Publication number
KR19990081964A
KR19990081964A KR1019980705682A KR19980705682A KR19990081964A KR 19990081964 A KR19990081964 A KR 19990081964A KR 1019980705682 A KR1019980705682 A KR 1019980705682A KR 19980705682 A KR19980705682 A KR 19980705682A KR 19990081964 A KR19990081964 A KR 19990081964A
Authority
KR
South Korea
Prior art keywords
oxygen
wafer
barrier layer
containing gas
plasma
Prior art date
Application number
KR1019980705682A
Other languages
English (en)
Inventor
루크 욀레트
이브 트램블레이
루크 쟝드롱
Original Assignee
도널드 지. 맥킨타이어
미텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도널드 지. 맥킨타이어, 미텔 코포레이션 filed Critical 도널드 지. 맥킨타이어
Publication of KR19990081964A publication Critical patent/KR19990081964A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

금속층과 내화성 금속 질화물의 장벽층 사이에 인터페이슬 구비한 반도체 장치를 제조하기 위한 방법은, 고온에서 웨이퍼 상에 상기 장벽층을 증착하는 단계; 상기 장벽층의 표면을 산화시키기에 충분한 시간 동안, 저압에서 플라즈마의 존재하에 산소 또는 산소 함유 가스와 주입 가스의 혼합물에 상기 장벽층을 노출시키는 단계; 상기 산소 함유 가스를 제거하는 단계; 및 상기 웨이퍼가 에어 브레이크의 영향을 받지 않고 상기 산화된 표면 상에 상기 금속층을 증착하는 단계를 포함한다. 상기 방법은 저비용으로 달성 가능한 높은 쓰루풋을 허용한다.

Description

ＴｉＮ과 Ａｌ 합금 사이의 인터페이스 안정화
TiN/Al 합금 인터페이스는 반도체 장치의 제조시 발생하며, 여기에서 TiN 은 일반적으로 Al이 인접한 층으로 천이하는 것을 방지하기 위한 장벽층으로 사용된다. 이러한 인터페이스는 반도체에 인가되기 쉬운 고온에서 브레이크 다운을 일으키기 쉬우며, 상기 인터페이스를 안정화시키기 위한 소정의 수단이 필요하다. 산소가 상기 인터페이스를 안정화시키기 위해 사용된다는 것이 공지되었다.
Al 합금을 증착하기에 앞서 TiN 표면을 산화시키기위해 사용되는 한 기술은 (노의 어닐링을 사용한 또는 사용하지 않은) 에어 브레이크(air break) 기술이며, 이 기술은 진공 처리 장치내에서 TiN으로 웨이퍼 카세트를 코팅하는 단계, TiN 코팅된 웨이퍼 카세트를 공기중에 배출시키는 단계, TiN 코팅된 웨이퍼를 대기로부터 "엑스-시투(ex-situ)" 노로 로딩하는 단계(선택적), 대기압 및 약 425℃에서 약 30분 동안 N2내에서 상기 TiN 코팅된 웨이퍼를 어닐링하는 단계(상기 N2는 일반적으로 약 7.6 × 10-3토르의 산소 분압을 나타내는 1ppm의 O2불순물을 운반한다.)(선택적), 산화된 TiN 코팅된 웨이퍼를 대기중에 언로딩시키는 단계(150 토르의 O2분압)(선택적), 상기 산화된 TiN 코팅된 웨이퍼를 Al 합금 증착 장치내에 재차 로딩시키는 단계 및 약 450℃에서 약 60초 동안 상기 산화된 TiN 코팅된 웨이퍼에서 가스를 제거(탈가스)하는 단계를 포함한다.
이러한 특정한 경우에 있어서, TiN층의 산화는 주로 (약 60분간 약 25℃에서150 토르의) 공기중에 노출; 상기 웨이퍼를 노 내부로 로딩하는 (약 5분간 25℃ 내지 425℃의 150토르의 O2) 주변 공기; 노 내부에서의 (약 30분 동안 425℃의 7.6E-3 토르의 O2) N2어닐링; 및 웨이퍼를 (온도는 425℃에서 25℃로 그리고 약 15분 동안 150토르의 O2) 대기중에 언로딩하는 동안에 발생한다.
집적 회로의 많은 제작자들은 이러한 에어 브레이크 기술 및 노 어닐링을 사용한다. 이러한 기술은 상업적인 장치에 있어서, TiN과 Al 합금 증착을 위해 요구되는 높은 쓰루풋 및 저비용의 처리를 제공하지 못한다.
산화는, Al 증착 장치내에 상기 웨이퍼를 재차 로딩하기 전에, 상기 TiN 코팅된 웨이퍼를 약 500 내지 750℃ 대기압으로 (일반적으로 1ppm의 O2를 가지는) N2,(일반적으로 1ppm의 O2를 가지는) NH3또는 O2를 가지는 이러한 가스들의 혼합물의 "엑스-시투"의 RTP(Rapid Thermal Processor)에 노출시키므로써 수행될 수도 있다. 상기 특정한 경우에 있어서, TiN 층의 산화는 RTP 노 (약 60초 동안 그리고 550 내지 750℃에서 7.6×10-3토르의 O2)내에서의 어닐링; 및 상기 웨이퍼(약 60초 동안 그리고 400℃ 내지 25℃에서 150토르의 O2)를 대기중 냉각시키는 동안 주로 발생한다.
많은 제작자들이 이러한 에어 브레이크 및 RPT 어닐링 기술을 제조 세팅에 사용하는 반면에, TiN과 Al 합금 증착을 위해 요구되는 높은 쓰루풋 및 저비용의 처리를 제공하지 못한다.
산화는, 5 내지 20mTorr를 사용하여 약 500℃ 내지 750℃에서 TiN 층의 "인-시투" 산화를 제공한 통합 RPT에 TiN 코팅된 웨이퍼를 노출시키므로써 수행될 수 있다. 통합 RTP 모듈을 사용하는 것은, TiN 증착, TiN 산화 및 Al 합금의 증착을 단일 펌프-다운식 클러스터 툴 내에 통합시키므로써, 높은 쓰루풋 및 저비용의 처리를 허용한다. 그럼에도 불구하고, 이러한 기술은 두가지 단점을 가진다. 우선적으로, 예를 들어 650 내지 750℃의 높은 한계 온도 범위에서 사용될 때, 두꺼운 층의 기판(Si)을 소비하여 콘택의 바닥에 TiSi2가 형성된다. 이러한 상황은 기판(Si) 내부에서의 얕은 정션을 사용하는 향상된 반도체 장치에 대해서 매우 바람직하지 않다. 두번째로, 예를 들어 550 내지 650℃의 낮은 한계 온도 범위에서 사용될 때, TiSi가 형성되어 소량의 Si가 소모되므로, 제 1 한정을 제거하게 된다. 이러한 온도는 이러한 60초 이내에 TiN층의 매우 두꺼운 산화 (소비)를 야기시킬 수 있을 정도로 매우 높다. 다시 말하면, 낮은 온도의 RTP 산화 방법은 TiN 층 내부로 매우 깊은 산화 침투를 허용한다.
TiN 층의 산화가 깊어질수록, 이후의 Al 증착 열처리 동안에 상기 산화된 TiN 내부로의 Al 침투가 깊어진다는 것을 알 수 있다. TiN 층의 복잡한 산화를 방지하기 위해, 매우 두꺼운 TiN 층이 깊고 작은 직경의 콘택 홀의 바닥부에 필요하게 된다. 불가능하지 않더라도, 직경을 증가시킨 콘택 홀에 대하여서도, 이러한 요구는 수행하기에 매우 난해하다.
산화는 또한, Al 합금을 증착하기에 앞서( 예를 들어 450℃ 이하의) 낮은 온도로 "인(in-)" O2플라즈마에 상기 TiN 층을 노출시키므로써 수행될 수도 있다. O2와 관련된 저온의 산화는 얇은 TiN 층의 산화를 생성하며, 작은 직경의 콘택 홀 바닥에 얕은 TiN 층을 허용한다. 통합된 O2플라즈마는 TiN 증착, TiN의 산화 및 Al 합금의 증착을 단일의 펌프 다운식 클러스터 툴내에 통합시키므로써, 또한 높은 쓰루풋 및 저비용의 처리를 제공한다.
상술한 기술은 두 가지의 주요한 단점을 가진다. 우선적으로, 순수 O2플라즈마와 관련한 심각한 위험이 존재한다. 순수 O2플라즈마는 다량의 유독성 가스인 오존 형성을 야기한다. 저온 펌프(cryopump)를 사용하여 다량의 오존을 펌핑하는 것은 유독성 액체가 따뜻한 저온 펌프의 벽에 떨어질 때 갑자기 폭발할 수도 있는 오존의 액화를 야기한다. 다량의 산소를 펌핑하는 것은, 전원 고장 동안에 매우 위험한 폭발성 가스 혼합물을 야기시키는 저온 펌프 내부에 거대한 블록의 냉동 산소를 발생시킬 수 있다. 다량의 산소를 펌핑하는 저온 펌프의 중대한 재생을 야기하며, 특정 안정도의 장치가 화염 및 폭발을 방지하기 위해 요구된다. 이온 게이지는 순수한 O2가스에서의 폭발 및 점화의 소오스가 된다. 두번째로, 약 5mTorr의 O2에서부터 약 5×10-8Torr의 O2분압까지 순수한 O2가스를 웨이퍼 전송 모듈로 펌핑하는 것은 플라즈마 처리의 완료 이후 및 처리 모듈의 분리 게이트 밸브를 개방하기 이전에 요구된다. 충분히 낮은 O2분압까지 이렇게 펌핑-다운시키는 기간은 너무 길어지게 되어 클러스터 툴에 대한 쓰루풋 한정자(limiter)가 된다.
본 발명의 목적은 종래의 기술에서의 상술한 문제점을 완화시키기 위한 것이다.
본 발명에 따라, 금속 층 및 내화성 금속의 질화물 장벽층 사이에 인터페이스를 포함하는 반도체 장치를 제조하기 위한 방법이 제공되며, 상기 방법은, 고온에서 웨이퍼 상에 장벽층을 증착시키는 단계, 장벽층의 표면을 산화시키기에 충분한 시간 동안 저압에서 플라즈마의 존재하에 산소 또는 산소 함유 기체와 주입 가스의 혼합물에 상기 장벽층을 노출시키는 단계, 상기 산소 함유 가스를 제거하는 단계; 및 상기 웨이퍼가 에어 브레이크의 영향을 받지 않고 상기 산화된 표면 상에 상기 금속층을 증착하는 단계를 포함한다. 상기 웨이퍼는 일반적으로 플라즈마에 노출되기 전에 상온에서 냉각된다.
상기 산소 함유 가스는 순수 O2일 수 있다. 주입 가스는 아르곤일 수 있다. 산소의 분압은 일반적으로 약 10-4내지 10-6Torr이며, 일반적으로 약 10-5의 산소 분압을 가지는 것이 바람직하다.
본 발명은 클러스터 툴 내에서 저온의 안정적인 통합성 및 높은 성능의 TiN과 Al 합금 사이의 인터페이스 산화를 허용한다.
본 발명은 TiN 증착과 Al 합금 증착 사이에 에어 브레이크 없이, TiN 증착과 Al 합금 증착 사이에 인-시투 희석 플라즈마, 예를 들어 (Ar + O2)를 사용하여, 예를 들어 TiN과 Al 합금 사이의 인터페이스를 안정시키기 위한 방법을 제시한다.
본 발명의 상기 기술들은 도면을 참조한 아래와 같은 상세한 설명을 고려하여 쉽게 이해될 수 있다.
본 발명은 고온에서 장벽층과 금속층 물질들의 상호 접속을 방지하도록, TiN과 Al 합금과 같은 장벽층과 금속 사이에서의 인터페이스를 안정화시키기 위한 방법 및 장치에 관한 것이다.
도 1은 본 발명에 따른 방법을 실행하기에 적합한 클러스터 툴을 도시한 도면.
도 2는 종래 기술의 에어 브레이크 기술을 사용하고 상이한 산소 분압에 대한 N+/P+정션 누설율(leakage yield)을 비교하여 도시한 도면.
도 3은 종래 기술의 에어 브레이크 기술을 사용하고 상이한 산소 분압에 대한 P+/N-정션 누설율을 비교하여 도시한 도면.
도 4는 종래 기술의 에어 브레이크 기술을 사용하고 상이한 산소 분압에 대대하여 다결정 실리콘(poly 1)에 대한 콘택 체인 저항을 비교하여 도시한 도면.
도 5는 종래 기술의 에어 브레이크 기술을 사용하고 상이한 산소 분압에 대하여 다결정 실리콘(poly 2)에 대한 콘택 체인 저항을 비교하여 도시한 도면.
도 6은 종래 기술의 에어 브레이크 기술을 사용하고 상이한 산소 분압에 대하여 N+금속에 대한 콘택 체인 저항을 비교하여 도시한 도면.
도 7은 종래 기술의 에어 브레이크 기술을 사용하고 상이한 산소 분압에 대하여 P+금속에 대한 콘택 체인 저항을 비교하여 도시한 도면.
도 8은 종래 기술의 에어 브레이크 기술을 사용하고 상이한 산소 분압에 대하여 다결정 실리콘(poly 1)에 대한 콘택 체인 저항의 표준 편차를 비교하여 도시한 도면.
도 9는 종래 기술의 에어 브레이크 기술을 사용하고 상이한 산소 분압에 대하여 다결정 실리콘(poly 2)에 대한 콘택 체인 저항의 표준 편차를 비교하여 도시한 도면.
도 10은 종래 기술의 에어 브레이크 기술을 사용하고 상이한 산소 분압에 대하여 N+금속에 대한 콘택 체인 저항의 표준 편차를 비교하여 도시한 도면.
도 11은 종래 기술의 에어 브레이크 기술을 사용하고 상이한 산소 분압에 대하여 P+금속에 대한 콘택 체인 저항의 표준 편차를 비교하여 도시한 도면.
도 1은 본 발명을 실행하기에 적합한 M2000 클러스터 툴을 도시한다. 상기 툴은 이송 챔버(100), 일련의 처리 스테이션(110 내지 115) 및 저온 펌프(112)를 포함한다. 별도의 아르곤 라인을 첨가한 것을 제외하면, 상기 클러스터 툴은 일반적인 것이며, 그것의 구성도 기술 분양의 당업자에게는 익숙한 것이다.
상기 클러스터 툴은 Al 합금 플러그를 증착하기 이전에 TiN 층의 인-시투 희석 (Ar + O) 플라즈마 산화를 위해 사용된다. 웨이퍼는 다음과 같이 처리된다. 우선 웨이퍼는 고온, 본 실시예에서는 510℃에서 단일 웨이퍼 탈가스를 위해 카세트로부터 가스 제거 스테이션(115)으로 이송된다.(단계 1)
이어, 상기 웨이퍼는 Ti/TiN 장벽층을 뜨거운 웨이퍼 상에 증착시키기 위해, 탈가스 스테이션(115)에서 Ti/TiN 증착 모듈(111)로 이송된다.(단계 2) 이어서 인-시투 희석 (Ar + O) 플라즈마 처리를 위해, 표준 Ar 가스 라인 및 특별한 희석 (Ar +O) 가스 라인(116)이 장착된 일반적인 ME(자기적으로 강화된 RF 플라즈마) 에칭 모듈(110)내의 Ti/TiN 증착 모듈(111)로부터 상기 뜨거운 웨이퍼는 상부 TiN 층으로 덮이게 된다.(단계 3) 모듈(110)의 잉여 압력은 2×10-8Torr이고, O2( 또는 H2O, CO2와 같은 종류의 산소 함유 기체)의 분압은 약 5×10-9Torr 이다.
게이트 밸브를 단락시킨 후 약 5초 후, (100 % 아르곤) 배면 가스(back-side gas)가 약 3 초 이내에 챔버내의 2.0mTorr의 Ar 압력까지 상승시키도록 턴 온된다. 이러한 배면 Ar은 산화 처리를 수행하는 동안에 약 400℃에서 대략 상온으로 상기 웨이퍼를 냉각시키기 위해 사용된다. 이어, 희석(Ar + O) 가스 혼합물이 약 3초 이내에 총 7mTorr의 압력까지 상승시키기 위해 챔버로 유입된다. 아르곤과 산소의 상이한 비율을 사용하여 전체 처리가 반복된다. 상기 희석 (Ar + O) 가스 혼합물은 다른 실행(run) 동안에 다음과 같은 조성물을 가진다.
( 100.0% Ar - 0.0% O2)는 약 5×10-9Torr의 산소 분압을 가진다.
( 99.9% Ar -0.1% O2)는 약 5×10-6Torr의 산소 분압을 가진다.
( 99.0% Ar -1.0% O2)는 약 5×10-5Torr의 산소 분압을 가진다.
( 90.0% Ar -10.0% O2)는 약 5×10-4Torr의 산소 분압을 가진다.
( 0.0% Ar -100.0% O2)는 약 7Torr의 산소 분압을 가진다.
플라즈마는 250W로 60초 동안 13.56 MHz 전원 공급원을 사용하여 여기(strike)된다. 상기 플라즈마, 희석 (Ar +O) 가스 및 배면 가스는 턴오프된다. 이어 저온펌프는 약 10초 이내에 O2의 분압을 5×10-8까지 신속히 제거한다.
상기 게이트 밸브는 처리 스테이션에서 이송 모듈로 웨이퍼를 제거하기 위해 개방된다. AlSiCu 플러그를 상대적으로 고온에서 증착하기 위해, 웨이퍼는 ME 에치 모듈(110)로부터 두 개의 Al 증착 모듈(112,113) 중 하나로 이송된다(단계 4).
상기 웨이퍼는 Al 증착 모듈로부터 TiN ARC 증착을 위해, TiN ARC(Anti - Reflective Coating) 증착 모듈(114)로 이송된다. 대략 상온까지 상기 웨이퍼를 냉각시키기 위해, 웨이퍼는 TiN ARC 증착 모듈로부터 냉각 스테이션으로 이송된다(단계 6). 최종적으로, 상기 웨이퍼는 냉각 스테이션에서 카세트로 이송된다.
상술한 시퀀스는 Al 합금 플러그를 증착하기에 앞서 TiN 층의 통합적인 산화를 허용하며, 이렇게 향상된 금속화 시퀀스가 어떠한 에어 브레이크도 없이 매우 낮은 비용으로 그리고 높은 쓰루풋으로 수행되도록 한다.
도 2 내지 도 11의 그래프는 참고로 표준 에이 브레이크 기술을 사용하여 상술된 여러 처리의 결과를 비교적으로 도시한 것이다.
상기 그래프들에서 1 시간 동안 TiN 층을 공기중에 노출시키는 것은 양호한 결과, 특히;
1) 이후의 증착(post deposition) 열 처리 동안, 매우 양호한 N+/P-정션 누설 결과 및 높은 수율;
2) 열 처리 동안, poly 1, poly2, N+, P+에 대한 낮고 안정적인 평균 콘택 체인 저항;
3) 열 처리 동안, poly 1, poly2, N+, P+에 대한 낮고 안정적인 콘택 체인 저항의 표준 편차를 형성한다는 것을 알 수 있다.
TiN 층이 약 5×10-9의 O2만을 가지는 순수 Ar내에서 "인-시투" 플라즈마를 사용하여 처리될 때, 이후의 증착 열처리 동안의 매우 중대한 N+/P_정션 누설 문제점 및 수율 손실과 이후의 증착 열 처리 동안 매우 중대한 P+/N_정션 누설 문제점 및 수율 손실과 같은, 매우 중대한 문제가 발생한다.
다른 극한으로, 순수 O2내에서 TiN 층의 플라즈마 처리는 다른 한 세트의 중대한 문제들, 특히 열 처리 동안 poly 1, poly2, N+, P+에 대한 매우 높고 매우 불안정한 평균 콘택 체인 저항과, 열 처리 동안 poly 1, poly2, N+, P+에 대한 매우 높고 매우 불안정한 평균 콘택 체인 저항의 표준 편차와 같은 문제들을 야기한다.
부가된 그래프는 양호한 결과가 얻어지는 O2분압의 범위가 존재한다는 것을 나타낸다.
열 처리동안 P+/N_및 P+/N_의 정션 누설을 안정화시키기 위해 5×10-6Torr및 5×10-4Torr 사이의 분압이 적합하다. 5×10-6Torr및 5×10-4Torr 사이의 분압은 열 처리동안 poly 1, poly2, N+, P+에 대한 평균 콘택 체인 저항을 감소 및 안정화시키기 위해 적합하다. 5×10-6Torr및 5×10-4Torr 사이의 분압은 열 처리동안 poly 1, poly2, N+, P+에 대한 콘택 체인 저항의 표준 편차를 감소 및 안정화시키기 위해 적합하다.
5×10-5Torr의 분압은 매우 확실한 처리를 형성하며, 저온 펌프와 관련한 안정도 문제와는 무관하게 되도록 충분히 낮다.
표준 에어 브레이크 및 한 시간 동안의 공기중 노출 처리와 비교할 때, TiN 층의 최적의 "인-시투" 희석 (Ar + O) 플라즈마 처리는 약간 높은 누설율을 유지하며, 열 처리 동안 poly 1, poly2, N+, P+에 대한 낮고 안정적인 평균 콘택 체인 저항을 유지하며, 열 처리동안 poly 1, poly2, N+, P+에 대한 콘택 체인 저항의 낮고 안정적인 표준 편차를 유지한다.
본 발명의 범주를 일탈하지 않은 다양한 대안적인 실시예가 가능하다. O2의 분압은 저온 펌프와 관련한 문제점을 최소화하기 위한 10-6Torr이하의 범위까지 확장될 수 있다. 낮은 절대적인 한정(limit)은 소정의 상황에서 수용 가능한 수행에 의존한 루틴 실험에 의해 결정된다. 예를 들어 도 2는 5×10-6Torr과 5×10-9Torr 의 산소 분압 사이에서의 극적인 차이를 도시한다.
상술한 바와 같이, O2가스는 또한 H2O 및 CO2와 같은 다른 산소 함유 가스로 대체될 수도 있다. 희석 가스, Ar은 또한 다른 주입 가스로 대체될 수 있다.
플라즈마 파라메터는 해설된 영역을 넘어 연장될 수 있다. 특히 플라즈마 처리 동안에 웨이퍼를 냉각시키는 것은 450℃ 이하의 중간 온도까지 웨이퍼를 가열하는 것으로 대체될 수도 있다.
플라즈마 처리는 역순; 즉 (ARC로서 사용되는) TiN 층의 증착에 앞서 Al 합금 층에 대한 처리의 순 수행될 수도 있다.
클러스터 툴내에서 수행될 때, "인-시투" 산화는 어떠한 에어 브레이크도 없이 낮은 비용으로 향상된 금속화 시퀀스가 높은 쓰루풋으로 수행되도록 한다.
저온 펌프는 (터보 펌프, 게터 펌프등의) 다른 펌프로 대체될 수 있다. 자기적으로 강화된 RF 플라즈마는 유도적으로 결합된 플라즈마, 다운스트림 플라즈마 또는 산소 원자를 함유하는 가스를 가지는 냉 플라즈마(cool plasma)를 발생시키는 다른 임의의 수단으로 대체될 수 있다. 상기 플라즈마 처리 스테이션은 예를 들어 처리 모듈과 분리될 수 있으며, 이송 모듈내에 통합될 수도 있다.
TiN은 다른 적당한 부식성이 없고 내화성 금속의 질화물, 예를 들어 탄탈륨 질화물, 텅스텐 질화물, 몰리브덴 질화물로 대체될 수 있다.
본 발명은 바람직한 실시예를 참조하여 도시되고 기술되고, 다양한 형태의 변화 및 변형이 첨부된 청구범위에 의해 한정된 바와같은 본 발명의 정신 및 범위로부터 벗어나지 않고 이루어진다는 것이 당업자에게 이해된다.

Claims (12)

  1. 금속층과 내화성 금속 질화물의 장벽층 사이에 인터페이스를 가지는 반도체 장치의 제조 방법에 있어서,
    a) 고온에서 웨이퍼 상에 장벽층을 증착하는 단계,
    b) 상기 장벽층의 표면을 산화시키기에 충분한 시간 동안, 저압에서 플라즈마 존재하에 산소 또는 산소 함유 가스와 주입 가스의 혼합물에 상기 장벽층을 노출시키는 단계,
    c) 상기 산소 함유 가스를 제거하는 단계, 및
    d) 상기 웨이퍼가 에어 브레이크의 영향을 받지 않고, 상기 산화된 표면 상에 상기 금속 층을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 웨이퍼를 상기 단계 b)로 인가하기에 앞서 상기 웨이퍼를 대략 상온으로 냉각시키는 단계를 수행하는 것을 특징으로 하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 산소 함유 가스의 분압은 10-4내지 10-6Torr의 범위 내에 속하는 것을 특징으로 하는 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 산소 함유 가스는 순수 산소인 것을 특징으로 하는 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 주입 가스는 아르곤인 것을 특징으로 하는 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 금속은 알루미늄 또는 알루미늄 합금이고, 상기 장벽층은 티타늄 질화물인 것을 특징으로 하는 방법.
  7. 제 1 항 또는 제 6 항 중 어느 한 항에 있어서, 상기 산소 함유 가스의 분압은 5×10-5Torr인 것을 특징으로 하는 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 플라즈마는 자기적으로 강화된 플라즈마인 것을 특징으로 하는 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 플라즈마는 약 250W의 전력 레벨에서 약 60초 동안 여기되는 것을 특징으로 하는 방법.
  10. 금속층과 내화성 금속 질화물의 장벽층 사이에 인터페이스를 포함하는 반도체 장치를 제조하기 위한 장치에 있어서,
    a) 고온에서 웨이퍼 상에 상기 장벽층을 증착시키기 위한 제 1 모듈;
    b) 상기 장벽층이 상기 장벽층의 표면을 산화시키기에 충분한 시간 동안, 저압에서 플라즈마의 존재하에 산소 또는 산소 함유 가스와 주입 가스의 혼합물에 노출되는 제 2 모듈을 포함하는데, 상기 제 2 모듈에는 상기 혼합물을 제공하기 위한 별도의 가스 라인이 장착되며;
    c) 상기 산소 함유 가스를 제거하기 위한 펌프;
    d) 상기 산화된 표면 상에 상기 금속층의 증착을 수행하기 위한 제 3 모듈; 및
    e) 상기 웨이퍼가 에어 브레이크의 영향을 받지 않고, 상기 모듈들 사이에서 상기 웨이퍼를 이송하기 위한 수단을 포함하는 것을 특징으로 하는 장치.
  11. 제 10 항에 있어서, 상기 별도의 라인은 산소 함유 가스 및 주입 가스의 소오스에 접속되는 것을 특징으로 하는 장치.
  12. 금속 층과 내화성 금속 질화물의 장벽층 사이에 인터페이스를 가지는 반도체 장치를 제작하기 위한 방법에 있어서,
    a) 고온에서 웨이퍼상에 금속층을 증착시키는 단계,
    b) 상기 금속층의 표면을 산화시키기에 충분한 시간 동안 저압에서 플라즈마 존재하에 산소 또는 산소 함유 가스 및 주입 가스의 혼합물에 상기 금속층을 노출시키는 단계,
    c) 상기 산소 함유 가스를 제거하는 단계, 및
    d) 상기 웨이퍼가 에어 브레이크의 영향을 받지 않고, 상기 산화된 표면 상에 상기 장벽층을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1019980705682A 1996-11-26 1997-11-26 Tin과 al 합금 사이의 인터페이스 안정화 KR19990081964A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA2,191,260 1996-11-26
CA002191260A CA2191260A1 (en) 1996-11-26 1996-11-26 Stabilization of the interface between tin and a1 alloys

Publications (1)

Publication Number Publication Date
KR19990081964A true KR19990081964A (ko) 1999-11-15

Family

ID=4159317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980705682A KR19990081964A (ko) 1996-11-26 1997-11-26 Tin과 al 합금 사이의 인터페이스 안정화

Country Status (7)

Country Link
US (1) US6127266A (ko)
EP (1) EP0902968B1 (ko)
JP (1) JPH11509692A (ko)
KR (1) KR19990081964A (ko)
CA (1) CA2191260A1 (ko)
DE (1) DE69734447T2 (ko)
WO (1) WO1998024116A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3528665B2 (ja) 1998-10-20 2004-05-17 セイコーエプソン株式会社 半導体装置の製造方法
JP3533968B2 (ja) 1998-12-22 2004-06-07 セイコーエプソン株式会社 半導体装置の製造方法
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
US20040157426A1 (en) * 2003-02-07 2004-08-12 Luc Ouellet Fabrication of advanced silicon-based MEMS devices
JP5207417B2 (ja) * 2008-11-14 2013-06-12 アルバック・クライオ株式会社 真空排気装置、真空処理装置及び真空処理方法
US9190549B2 (en) 2012-02-28 2015-11-17 International Business Machines Corporation Solar cell made using a barrier layer between p-type and intrinsic layers
JP5960491B2 (ja) * 2012-04-27 2016-08-02 キヤノンアネルバ株式会社 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5232871A (en) * 1990-12-27 1993-08-03 Intel Corporation Method for forming a titanium nitride barrier layer
US5747361A (en) * 1991-05-01 1998-05-05 Mitel Corporation Stabilization of the interface between aluminum and titanium nitride
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
JPH08130302A (ja) * 1994-10-31 1996-05-21 Toshiba Corp 半導体装置及びその製造方法
US5605724A (en) * 1995-03-20 1997-02-25 Texas Instruments Incorporated Method of forming a metal conductor and diffusion layer
US5685960A (en) * 1995-11-27 1997-11-11 Applied Materials, Inc. Method for forming aluminum contacts
US5895266A (en) * 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
KR970063509A (ko) * 1996-02-26 1997-09-12 제랄드 에프. 테일러 개선된 질화 티타늄 장벽층

Also Published As

Publication number Publication date
DE69734447D1 (de) 2005-12-01
CA2191260A1 (en) 1998-05-26
EP0902968A1 (en) 1999-03-24
WO1998024116A1 (en) 1998-06-04
JPH11509692A (ja) 1999-08-24
EP0902968B1 (en) 2005-10-26
DE69734447T2 (de) 2006-07-13
US6127266A (en) 2000-10-03

Similar Documents

Publication Publication Date Title
US4985372A (en) Method of forming conductive layer including removal of native oxide
US6614119B1 (en) Semiconductor device and method of fabricating the same
US20070000870A1 (en) Plasma processing method
JP2000195954A (ja) 半導体装置およびその製造方法
KR100327432B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2000182993A (ja) 半導体装置の製造方法
KR100648329B1 (ko) 이중 주파수 플라즈마 에칭 챔버에서 금속 산화물의 환원
JP3992588B2 (ja) 成膜方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
US6197674B1 (en) CVD-Ti film forming method
KR19990081964A (ko) Tin과 al 합금 사이의 인터페이스 안정화
JP2004111747A (ja) 半導体基板の処理方法及び半導体素子
US6174805B1 (en) Titanium film forming method
US5855689A (en) Method for etching inside of tungsten CVD reaction room
JP3887123B2 (ja) ドライエッチング方法
JP2001210713A (ja) エッチング方法、埋め込み方法及び配線層形成方法
KR19990023960A (ko) 반도체 장치 및 그 제조 방법
US7214608B2 (en) Interlevel dielectric layer and metal layer sealing
JP3199945B2 (ja) 半導体装置の製造方法およびその製造装置
US6156650A (en) Method of releasing gas trapped during deposition
US6444585B1 (en) Method for manufacturing semiconductor device capable of expelling argon gas
JPH02111867A (ja) シリコン基体への金属の堆積方法
KR20010063514A (ko) 반도체소자의 금속배선 형성 방법
JP2000156410A (ja) 半導体装置
JPH02298270A (ja) 成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application