JPS6230097Y2

JPS6230097Y2 -

Info

Publication number: JPS6230097Y2
Application number: JP9874982U
Authority: JP
Priority date: 1982-06-30
Filing date: 1982-06-30
Publication date: 1987-08-03
Also published as: JPS596233U

Description

【考案の詳細な説明】この考案は、溶接ロボツト等の制御に使用する
キーインターフエースに関する。

溶接ロボツトをコントロールする場合、各種の
動作パターンや必要情報をあらかじめロボツトに
教示しておく第１の方法と、ロボツトのアームの
動きを見ながらキー操作によつてコントロールす
る第２の方法とがある。

一般に、第２の方法だけを実行するにはコンピ
ユータによる制御は不必要であるが、一システム
で上記二方法を遂行するにはコンピユータシステ
ムによるのが普通である。この考案は、この種の
コンピユーレシステムにおいて、第２の方法を実
行するときに生ずる問題点、すなわち、この種の
システムのキーインターフエースにおいて、キー
がOFFされた時点の検出ができないという問題
点を解消するためのものである。

第１図は、この種のキーインターフエースの一
例であり、このキーインターフエースは、スキヤ
ンカウンタ１ａ，リターン端子RLj（ｊ＝０，１
…７）、バツフア１ｂを具備するキーボードデイ
スプレイインターフエース（以下KDIと略称す
る）１と、デコーダ２とから構成され、デコーダ
２の出力は、キーパツド３内のキーを介してリタ
ーン端子RLjに接続されている。

スキヤンカウンタ１ａは、16進のカウンタであ
り、一定周期のクロツクパルスのカウントを繰返
し、４ビツトの出力信号S₀，S₁，S₂，S₃を出力
し、そのうちの下位３ビツト即ち信号S₀，S₁，S₂
をデコーダ２の入力端子に供給する。なお、最上
位ビツト（M.S.B.）から出力される信号S₃はど
こにも供給されない。また、上述したKDI１には
例えばインテル社製8279が用いられる。次に、デ
コーダ２は２値信号S₀，S₁，S₂をデコードし、
“Ｌ”レベルのスキヤン信号Yi（ｉ＝０，１…
７）を順次出力する。ところで、上記デコードに
おいて、ストローブ端子Ｇに“Ｈ”レベルが供給
されると、デコーダ２のすべての出力信号は
“Ｈ”レベルにセツトされスキヤン信号Yiは出力
されない。しかし、本キーインターフエースにお
いては、ストローブ端子Ｇは常時アースされ
“Ｌ”レベルにセツトされているので、上記デコ
ードに何らの影響を与えず、８つのスキヤン信号
Yiが次々と間断なく出力される（第２図○イ参
照）。

キーパツド３は、64個のキーを具備し８個のキ
ーごとに１グループを形成し、８グループに分れ
ている。そして、各グループ内のキーの一端は共
通に接続されており、第ｉグループの共通接続点
KGi（ｉ＝０，１…７）にはスキヤン信号Yiが供
給されるようになつている。また、各グループ内
の８個のキーの他端は、各々リターン端子RLjに
接続されている。この結果、キーKijがONのとき
は、“Ｌ”レベルのスキヤン信号YiがキーKijを介
してリターン端子RLjに供給されるのでリターン
端子RLjは“Ｌ”レベルになるが、キーKijが
OFFのときはスキヤン信号Yiがリターン端子RLj
に供給されないので、リターン端子RLjは“Ｈ”
レベルのままである。そして、これらのスキヤン
結果は遂一KDI１に記憶され、スキヤンカウンタ
１ａのカウント値Ｎが７になりスキヤンが一巡す
ると、KDI１は前回のスキヤン結果と今回のスキ
ヤン結果とを比較し、今回のスキヤンで新たに
ONになつたキーがある場合のみそのキーアドレ
スをバツフア１ｂに先入れ出し方式（First In
First Out）でセツトして割込み信号IRQを出力
する（第２図○ニ参照）。

４はCPU（中央制御装置）であり、８ビツト
のアドレス／データバス５を介してKDI１のバツ
フア１ｂとメモリ６とに接続されている。そし
て、KDI１から割込み信号IRQが供給されると、
KDI１にリード信号RDを供給する。メモリ６に
はプログラムが格納され、また上記のキーアドレ
スを読み込むためのバツフアエリア６ａが設けら
れている。

次に上記のキーインターフエースの動作を第２
図のタイムチヤートおよび第３図のバツフアエリ
ア６ａに書込まれたキーアドレスとを参照しなが
ら説明する。

先ず、スキヤンカウンタ１ａから「０，０，
０，０」（即ちカウント値０，信号S₀＝S₁＝S₂＝
S₃＝０）が出力されると、デコーダ２はこれらの
信号をデコードし、“Ｌ”レベルのスキヤン信号
Y₀を出力し、キーパツド３の第０グループのキ
ーの共通接続点KG₀に供給する（第２図○イ参
照）。このため、第０グループの各キーの他端が
接続されているリターン端子RLjは、接続されて
いるキーがONのときは“Ｌ”レベルになり、
OFFのときは“Ｈ”レベルのまま保たれる。
KDI１はリターン端子RLjのこれらの状態を記憶
し第０グループの各キーのON／OFFを把握す
る。

次に、スキヤンカウンタ１ａから「０，０，０
１」（即ちカウント値１，信号S₀＝１，S₁＝S₂
＝S₃＝０）が出力されると、デコーダ２は“Ｌ”
レベルのスキヤン信号Y₁を出力し、信号Y₁は第
１グループのキーの共通接続点KG₁に供給され
る。この場合も、上と同様にして、リターン端子
RLjは、接続されている第１グループのキーの
ON／OFFに対応して“Ｌ”レベル／“Ｈ”レベ
ルになる。そしてこの状態がKDI１に記憶され
る。

こうして、スキヤンカウンタ１ａのカウント値
２，３…６に応じて順次スキヤン信号Y₂，Y₃…
Y₆がデコーダ２から出力され、それに対応する
各キーグループのキーのON／OFFがKDI１に記
憶されていく。そして、スキヤンカウンタ１ａか
ら「０，１，１，１」（即ちカウント値７，信号
S₀＝S₁＝S₂＝１，S₃＝０）が出力され、第７グル
ープのキーのON／OFFがKDI１に記憶され、64
個すべてのキーのON／OFFがKDI１に記憶され
るとスキヤンは一巡する。

スキヤンが一巡すると、KDI１は前回のスキヤ
ン結果と今回のスキヤン結果を比較し、新たに
ONになつたキーがある場合だけバツフア１ｂに
そのキーアドレスをセツトし割込み信号IRQを出
力する。（第２図○ニ参照）そしてCPU４は、KDI
１から割込み信号IRQを受けると、リード信号
RDをKDI１に供給し、バツフア１ｂの記憶内容
（キーアドレス）をバツフア６ａに転送する。次
に、スキヤンカウンタ１ａから「１，０，０，
０」（即ちカウント値８，信号S₀＝S₁＝S₂＝０，
S₃＝１）が出力されるとスキヤンは二巡目に入
り、以下前回と同様の動作が繰返される。

このような動作において、例えば第１図のキー
KA（＝K₇₀），キーKB（＝K₅₀）が第２図の○ロ，○ハ
に示すタイミングでONになつたとすると、キー
KAがONになつた直後のスキヤン信号Y₇によつ
て、キーKAONが検出されKDI１に記憶される。
そして、スキヤン信号Y₇の出力が終了しスキヤ
ンが一巡すると、KDI１はバツフア１ｂの先頭番
地にキーKAのキーアドレスＡをセツトし、CPU
４に割込み信号IRQを送る（第２図○ニ参照）。
CPU４は割込み信号IRQを受けるとリード信号
RDをKDI１に送り、バツフア１ｂからバツフア
エリア６ａにバツフア１ｂの内容を転送する。こ
うして、バツフアエリア６ａには第３図○イに示す
ようにキーアドレスＡが書き込まれる。次に、キ
ーKBがONになると、その直後のスキヤン信号Y₅
によつて上記と同様にしてキーアドレスＢがバツ
フア１ｂの先頭番地に書き込まれ、スキヤン一巡
の後割込み信号IRQがKDI１からCPU４に送られ
る（第２図○ニ参照）。そして、CPU４はバツフア
１ｂの内容をバツフアエリア６ａに転送する。こ
のときのバツフアエリア６ａの内容を第２図○ロに
示す。

ところで上述したキーインターフエースにおい
ては、キーがONになつたときだけ割込み信号
IRQが発生し、キーがOFFになつても割込み信
号IRQは生じない（第２図○ニ参照）。そのため、
CPU４はキーがいつOFFされたか判断すること
ができず、例えばキーがONのときずつとモータ
を駆動し、キーがOFFになつた時点でモータを
停止するというような制御を行うことができな
い。

この考案は、上記の事情に鑑み、キーのONだ
けでなくOFFをも検出することのできるキーイ
ンターフエースを提供することを目的とし、この
目的を達成するために、一番最後又は一番最初に
スキヤンされるキー（ダミーキーと称する）を常
時ONにセツトするとともに、スキヤンカウンタ
のM.S.B.（Most Significant Bit）端子をデコー
ダのストローブ端子に接続し、スキヤンが一巡す
る毎にCPUに割込みをかけ、キーデータを読み
込むことを特徴としている。

以下図面に基づき本考案の実施例を説明する。

第４図は本考案によるキーインターフエースの
構成を示すブロツク図であり、図においてKZ
（＝K₇₇）は常時ONにセツトされたダミーキーであ
り、その一端は共通接続点KG₇に、他端はリター
ン端子RL₇に各々接続されている。また、デコー
ダ２のストローブ端子Ｇにはスキヤンカウンタ１
ａのM.S.B.端子が接続され、信号S₃が供給され
るようになつている。尚、KDI１として、例え
ば、インテル社製8279を用いる場合、その入力モ
ードはスキヤンキーボードモードに設定される。
このモードでは、デバウンスコントロールが働
き、キースイツチのチヤタリングを防ぐことがで
きる。また、キーボードからSHIFT／CTRLビ
ツト情報を読み取れるため、SHIFT／CTRLビ
ツト情報を組み合わせて１個のキーに複数のキー
アドレスを持たせることができる。従つて、キー
ボードに取り付けられた限られた数のキーを多様
な用途に用いることができる。また、このモード
では、押されたキーのキーアドレスが簡単に読み
取れる。ところで、インテル社製8279は、センサ
マトリクスモードでも動作させることができる
が、次のような使用上の難しさがある。まず、こ
のモードでは、KDI１と接続されたCPUによつ
て、キーが押されている時間、あるいは、いつキ
ーがリリースされたかを検出することができる
が、デバウンスコントロールが働かないので、チ
ヤタリングを防ぐためにソフトウエアの負担が増
える。また、このモードでは、SHIFT／CTRL
ビツト情報を得ることができず、キーに複数のア
ドレスを持たせることができない。

このような構成において、スキヤンカウンタ１
ａのカウント値Ｎが０→１→２→…→７と１づつ
増加するときの動作は、すでに述べた第１図のキ
ーインターフエースの動作と全く同様である。た
だし、本考案によるキーインターフエースにおい
ては、カウント値Ｎが７のとき出力されるスキヤ
ン信号Y₇が常時ONのダミーキーKZに供給される
と、これによつてリターン端子RL₇が“Ｌ”レベ
ルになり、KDI１はこれを記憶する。そして、ス
キヤン終了後キーアドレスＺを作成し、バツフア
１ｂに格納しCPU４に割込み信号IRQを送る。
CPU４は信号IRQを受けると、KDI１にリード信
号RDを送りバツフア１ｂの内容をバツフアエリ
ア６ａに転送する。

次にスキヤンカウンタ１ａのカウント値Ｎが８
（即ちS₀＝S₁＝S₂＝０ S₃＝１）になり、スキヤ
ンカウンタ１ａのM.S.B端子からデコーダ２のス
トローブ端子Ｇに“Ｈ”レベルの信号S₃が供給さ
れると、デコーダ２の出力はすべて“Ｈ”レベル
にセツトされ、すべてのスキヤン信号Yiの出力
は停止される（第５図○イ，○ロ参照）。そのため、
KDI１のリターン端子RLjは、接続されているキ
ーのON／OFFにかかわらず常に“Ｈ”レベルと
なる。一方、このときのスキヤンカウンタ１ａの
下位３ビツトは「０，０，０」（即ちS₀＝S₁＝S₂
＝０）であるから、KDI１は“Ｌ”レベルのスキ
ヤン信号Y₀が出力されたとみなし、この時点の
リターン端子RLjがすべて“Ｈ”レベルであるこ
とから、第０グループのキーはすべてOFFであ
ると判断し、記憶する。

次に、カウント値Ｎが９（即ち信号S₀＝１，S₁
＝S₂＝０，S₃＝１）のときも、上と同様にスキヤ
ン信号Yiの出力は停止されすべてのリターン端
子RLjは“Ｈ”レベルに保たれる。一方、スキヤ
ンカウンタ１ａの下位３ビツトは「０，０，１」
（即ち信号S₀＝１，S₁＝S₂＝０）なので、KDI１
は“Ｌ”レベルのスキヤン信号Y₁が出力された
とみなす一方、このときのすべてのリターン端子
RLjが“Ｈ”レベルであることから、第１グルー
プのキーはすべてOFFであると判断し、記憶す
る。

このようにしてカウント値Ｎが10→11→…→14
→15と進むと、キーグループ２→３→…→６→７
の各キーはすべて（従つて常時ONのダミーキー
KZも）OFFであると判断され、その状態がKDI
１に記憶される。そして、KDI１は新たにONに
なつたキーが無いので割込み信号IRQの出力はし
ない。

こうして、カウント値０〜７のときには、スキ
ヤンが実際に行われ、64個すべてのキーのON／
OFFが調べられるのに対し、カウント値８〜15
のときには、スキヤンが停止され、64個すべての
キーはOFFであると判定される。このように本
キーインターフエースにおいては、スキヤン→ス
キヤン停止→スキヤン→スキヤン停止というサイ
クルが繰返されていくが（第５図○ロ参照）、その
毎にダミーキーKZは、ON→OFF→ON→OFFと
判定される。従つて、KDI１は、ダミーキーKZ
はいつも新たにONされたものとみなし、スキヤ
ンが終了する毎に最後にスキヤンされたダミーキ
ーKZのキーアドレスＺをバツフア１ｂの先頭番
地に書き込み、CPU４に割込み信号IRQを送る。
CPU４は、割込み信号IRQを受けるとリード信号
RDをKDI１に送り、バツフア１ｂの内容をバツ
フアエリア６ａに転送する。こうして、ダミーキ
ーKZ以外の63個のキーのON／OFFにかかわら
ず、スキヤンが終了する毎に必ず割込みが行われ
（第５図○ホ参照）、最後にスキヤンされるダミーキ
ーKZのキーアドレスＺが必ずバツフアエリア６
ａの先頭番地に格納される（第６図参照）。した
がつてダミーキーKZのみがONの場合は、スキヤ
ンの毎にキーアドレスＺが先入れ先出し方式でバ
ツフア１ｂにセツトされ、それがCPU４によつ
てバツフアエリア６ａに書き込まれるので、バツ
フアエリア６ａは第６図○イのようにキーアドレス
Ｚでうめられる。次に、第４図のキーKA（＝
K₇₀）がONになり（第５図○ハ参照）スキヤン信号
Y₇が出力されると、スキヤン信号Y₇はリターン
端子RL₀に供給され、リターン端子RL₀が“Ｌ”
レベルになる。このとき、ダミーキーKZもONで
あるから、リターン端子RL₇も“Ｌ”レベルにな
る。KDI１はこの情報に基づきスキヤン終了後、
先ずバツフア１ｂの内容を一番地づつシフトして
先頭番地を空にしてからキーアドレスＡをバツフ
ア１ｂの先頭番地にセツトし、次にバツフア１ｂ
の内容をもう一度シフトして先頭番地を空にし
て、キーアドレスＺをバツフア１ｂの先頭番地に
格納しCPU４に割込み信号IRQを送る。CPU４
はこれにより、KDI１にリード信号RDを送り、
バツフア１ｂの内容をバツフアエリア６ａに転送
する。第６図○ロは、キーKAがONになつた後ス
キヤンが２巡してからバツフアエリア６ａに書き
込まれた内容を示している。次に、キーKAが
ONのまま、第４図のキーKB（＝K₅₀）がONにな
ると（第５図○ニ参照）、前回と同様にキーアドレ
スがＢ→Ａ→Ｚの順に作られ、バツフア１ｂにこ
の順序で格納され、割込み、転送が行われる。そ
して、スキヤンが２巡した後のバツフアエリア６
ａには第６図○ハに示すようにキーアドレスが格納
される。次にキーKAがOFFになると、KDI１は
スキヤンによつてキーKBとダミーキーKZがON
であることを検知し、スキヤン終了後キーアドレ
スＢ，Ｚをバツフア１ｂにセツトしCPU４に割
込み信号IRQを送る。これによつてCPU４はバツ
フア１ｂからバツフアエリア６ａにバツフア１ｂ
の内容を転送する。こうしてスキヤンの毎に、キ
ーアドレス作成→割込み→転送が繰返される。第
６図○ニは、キーKAがOFFになつてからスキヤン
が２巡した後のバツフアエリア６ａの内容を示
す。次に、キーKBもOFFになり（第５図○ニ）、
ダミーキーKZ以外のキーがすべてOFFになる
と、上記と同様にして、キーアドレスＺの作成→
割込み→転送がスキヤンの毎に行われる。こうし
て、キーKBがOFFの後、スキヤンが３巡する
と、バツフアエリア６ａは第６図○ホに示すように
なる。

こうして、スキヤンの毎に、ONになつている
キーのキーアドレスがバツフアエリア６ａに格納
され、キーアドレスの最後には必ずキーアドレス
Ｚがくるから、前回格納されたキーアドレスＺと
今回格納されたキーアドレスＺとの間にはさまれ
たキーアドレスによつて、ON状態にあるキーを
検知することができ、前回のキーアドレスと比較
することにより今回OFFになつたキーを検出す
ることができる。

なお、ダミーキーとしては上述のダミーキー
KZの他に最初にスキヤンされるキーKX（第４図
参照）を用いても同じ結果を得ることができる。

この考案は上述したように、キーパツドのキー
のうち、最後又は最初にスキヤンされるキーを常
時ONにセツトするとともにスキヤンカウンタの
M.S.B.端子をデコーダのストローブ端子に接続
し、スキヤンの毎にKDIからCPUに割込みがかけ
られ、ONになつているキーのキーアドレスが読
みこまれるようにしたので、CPUはキーOFFが
なされたことを直ちに検出することができ、キー
OFFの情報に基づく各種制御が可能になるとい
う利点が得られる。

【図面の簡単な説明】

第１図は従来のキーインターフエースの構成を
示すブロツク図、第２図は同キーインターフエー
スの動作タイムチヤート、第３図は同インターフ
エースにおけるキーデータの格納図、第４図は本
考案による一実施例の構成を示すブロツク図、第
５図は同実施例の動作タイムチヤート、第６図は
同実施例におけるキーデータの格納図である。１……KDI（キーボードデイスプレイインター
フエース）、２……デコーダ、３……キーパツ
ド。

Claims

【実用新案登録請求の範囲】

複数個のキーを内蔵するキーパツドと、前記キ
ーパツドの各キーを順次スキヤンするスキヤン信
号を前記キーパツドに供給するデコーダであつ
て、“１”信号を供給されると前記スキヤン信号
の出力を禁止するストローブ端子を有するデコー
ダと、一定の周期でクロツクパルスのカウントを
繰り返すスキヤンカウンタおよび前記キーが押さ
れた時に押されたキーのキー情報を格納するキー
バツフアを有するキーボードデイスプレイインタ
ーフエースとを具備し、前記スキヤンカウンタの
出力が前記デコーダへ供給されるキーインターフ
エースにおいて、前記キーパツドのキーのうち最
初又は最後にスキヤンされるキーを常時ONにセ
ツトするとともに前記スキヤンカウンタのM.S.
B.（Most Significant Bit）端子を前記デコーダ
のストローブ端子に接続してなるキーインターフ
エース。