JPS62298999A - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPS62298999A
JPS62298999A JP61141928A JP14192886A JPS62298999A JP S62298999 A JPS62298999 A JP S62298999A JP 61141928 A JP61141928 A JP 61141928A JP 14192886 A JP14192886 A JP 14192886A JP S62298999 A JPS62298999 A JP S62298999A
Authority
JP
Japan
Prior art keywords
gate
voltage
threshold voltage
information
floating gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61141928A
Other languages
English (en)
Other versions
JPH0782755B2 (ja
Inventor
Yoshiro Nakada
義朗 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14192886A priority Critical patent/JPH0782755B2/ja
Publication of JPS62298999A publication Critical patent/JPS62298999A/ja
Publication of JPH0782755B2 publication Critical patent/JPH0782755B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 産業上の利用分野 本発明は、閾値電圧の変動によシ情報を記録する半導体
記憶装置に関するものである。
従来の技術 従来、閾値電圧の変動を利用した半導体記憶装置として
は、Ｅ　Ｐ　ＲＯＭ　（Ｅｒａｓａｂｌｅ　ａｎｄＰｒ
ｏｇｒａｍａｂｌｅ　Ｒｅａｄ　０ｎｌｙ　Ｍｅｍｏｒ
ｙ）等に用いられる第４図に示した様な制御ゲート１と
基板２との間に浮遊ゲート３を有したいわゆる浮遊ゲー
ト型ＭＯＳＦＥＴがある。これらの素子は、ホット・エ
レクトロン注入やトンネル注入によりこの電荷蓄積層に
電荷を注入・捕獲することにより、閾値電圧を変動させ
情報を記録する。したがって書き込まれた情報は、閾値
電圧の大小あるいは、閾値電圧変動の有無に置き換えて
記憶される。
発明が解決しようとする問題点 以上述べたように、従来の閾値電圧の変動を利用した半
導体記憶装置では、情報の記録を閾値電圧変動の有無等
に置き換えて記憶させるため１素子当た！ｌ１１ビット
の情報量しか記憶させることができないといった問題が
あった。
本発明は、かかる点を解決するためになされたもので１
素子当たりの情報の記録量を複数ビノト以上とする大容
量高密度記憶装置を実現することを目的としている。
問題点を解決するための手段 本発明は、上記問題点を解決する為、電荷注入素子と記
録素子とを分けることにより電荷蓄積層への電荷の注入
量を制御よくコントロールし記憶素子の閾値電圧または
電流駆動能力を任意の値に設定する回路と、この閾値電
圧または電流駆動能力の変動量を読み取る回路とを備え
従来の単に閾値電圧の変動の有無による記憶法に替えて
閾値電圧または電流駆動能力の変動量として情報を記録
することにより、１素子当たりの情報の記録量を複数ビ
ット以上とする大容量高密度記憶装置を可能とするもの
である。
作用 本発明は、上記した構成により、電荷蓄積層への電荷注
入量を制御しＭＯＳＦＥＴの閾値電圧または電流駆動能
力を任意の値に変化させその値および変動量により情報
を記録する。このため、従来性なわれていた閾値電圧変
動の有無による記録に比べ１素子当たりに記録できる情
報の量が格段に増大する。例えば、閾値電圧変動を１ｏ
ｏｍｖおきに認識できる様に注入量制御回路および読み
取り回路を設計すれば変動幅１．６ｖで１素子４ｂｉｔ
の記憶が可能となる。
実施例 本発明て係る実施例を第１図を用いて説明する。
思 ７は記憶素子すなわち記憶浮遊ゲート型ＭＯ３ＦＥＴで
、電荷注入素子すなわちホット・キャリア注入用浮遊ゲ
ー）ＭＯ８ＦＸＴ１０とソース及び浮遊ゲート２ｏで接
続されている。１１は電流電圧変換器、１２は演算増幅
器、１３は比較器である。
ホットキャリア注入用素子１０にはトランスファーケー
トスウィチ９を通しホットエレクトロン注入可能なドレ
イン電圧（たとえば２１ｖ）が加わっている。この状態
で浮遊ゲート型ＭＯ３ＦＥＴ１０の浮遊ゲートには、チ
ャンネルを流れるドレイン電流が、ドレイン接合近傍の
高電界領域で加速されホットエレクトロンとなりゲート
酸化膜を通し注入される。これにより浮遊ゲートどうし
が電気的につながった記憶用浮遊ゲート型ＭＯ３ＦΣＴ
のＩ−Ｖ特性は、第２図に示す様にその特性がゲート電
圧軸方向に平行移動する（つまり、閾値電圧が変化する
）。ゲート端子１６には、常にＭＯＳＦＥＴ了に一定の
ドレイン電流が流れる様に演算増幅器１２により制御さ
れた電圧がかけられる為、この電圧も浮遊ゲート注入さ
れた電荷量にみあっただけ変化する。このゲート電圧を
記憶したい情報に相当する電圧（端子１８に加えられた
電圧）になるまで比較器１３により、モニターしつつホ
ットエレクトロン注入を続は所定の電圧にゲート端子１
６の電圧がなかったことを比較器１３で検知しトランス
ファーゲートをｏｆｆシ浮遊ゲート型ＭＯ５ＦＸＴ１ｏ
のゲート、ドレイン端子への印加を終了すれば記憶した
い情報に相当する閾値電圧を有するＭＯＳＦＥＴが得ら
れる。
また、読み出しするときは、ゲートにドレイン電流が所
定の値になるように電圧を印加し、その時のゲート電圧
を読み取り時の閾値電圧とする。
以上、特許請求の範囲第１項に係わる実施例について述
べた。
次に特許請求の範囲第２項に係わる実施例を第３図に従
って説明する。前述の実施例は、閾値電圧の値を変化さ
せる事により情報の記録を行なったものであったが、本
実施例では、ゲート電極１６にある電圧を印加した時に
流れるドレイン電流量により情報の記録を行なおうとす
るものである。書き込み、読み出しは、前述の実施例が
一定ドレイン電流で行なわれるのに対し、本実施例では
、一定ゲート電圧下のドレイン電流量で行なう点が異な
り、前述の実施例に比べ回路構成が簡単になる。
また、読み出しにおいて、閾値電圧や電流駆動能力の変
動量を求める際に記憶素子として用いた素子で同形状の
素子を比較用素子とし、この素子の特性との差によりそ
れぞれの変動量を求めることにより温度変化等の影響を
受けにくい記憶装置とする事ができる。
発明の効果 以上述べた様に、本発明によれば、情報をＭＯＳＦＥＴ
の閾値電圧の変動量あるいは電流駆動能力の変化量にお
きかえて記録する為、アナログ情報をそのまま記録また
は、デジタル情報であれば１素子当たり複数ピット記録
ができる。電荷注入素子と記憶素子を分けたことにより
書き込み時及び読み出し時に同じドレイン電圧を用いる
事ができる。また電荷注入素子と記憶素子が異なるため
注入による記録素子特性の劣化（たとえば界面準位発生
によるｇｍの劣化等）が無視できる。
したがって同一素子で注入・記録する場合に比べより正
確な閾値電圧制御が可能となる。
【図面の簡単な説明】
第１図は本発明の一実施例の半導体記憶装置の構成図、
第２図は浮遊ゲート型ＭＯ５ＦＫＴのホットエレクトロ
ン注入による特性変動を示す図、第３図は別の実施例を
示す為の半導体記憶装置の構成図、第４図は従来例を説
明する為の半導体記憶装置の一部概略断面図である。 ７．１０・・・・・・浮遊ゲート型ＭＯＳＦＥＴ、９・
・・・・・トランスファーゲート、１１・・・・・・電
流電圧変換器、１２・・・・・・演算増幅器、１３・・
・・・・比較器。

Claims (2)

    【特許請求の範囲】
  1. （１）浮遊ゲート型ＭＯＳＦＥＴの浮遊ゲートへ電荷を
    注入・蓄積することによって閾値電圧を変化させ情報を
    記録する半導体記憶装置において、記憶素子と電荷注入
    素子とを別に設け、注入電荷を制御し前記記憶素子の閾
    値電圧を任意の値に設定する回路とこの閾値電圧または
    その変動量を読み取る回路とを備えたことを特徴とする
    半導体記憶装置。
  2. （２）記憶素子の電流駆動能力を任意の値に設定する回
    路とこの電流駆動能力または、その変動量を読み取る回
    路とを備えたことを特徴とする特許請求の範囲第１項記
    載の半導体記憶装置。
JP14192886A 1986-06-18 1986-06-18 半導体記憶装置 Expired - Lifetime JPH0782755B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14192886A JPH0782755B2 (ja) 1986-06-18 1986-06-18 半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14192886A JPH0782755B2 (ja) 1986-06-18 1986-06-18 半導体記憶装置

Publications (2)

Publication Number Publication Date
JPS62298999A true JPS62298999A (ja) 1987-12-26
JPH0782755B2 JPH0782755B2 (ja) 1995-09-06

Family

ID=15303411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14192886A Expired - Lifetime JPH0782755B2 (ja) 1986-06-18 1986-06-18 半導体記憶装置

Country Status (1)

Country Link
JP (1) JPH0782755B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038167A (en) * 1995-01-31 2000-03-14 Hitachi, Ltd. Nonvolatile memory device and refreshing method
US6181603B1 (en) 1996-05-01 2001-01-30 Hitachi, Ltd. Nonvolatile semiconductor memory device having plural memory cells which store multi-value information

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126999A (ja) * 1984-07-14 1986-02-06 Ricoh Co Ltd リ−ドオンリ−メモリ
JPS61113194A (ja) * 1984-11-06 1986-05-31 Nec Corp 半導体集積回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126999A (ja) * 1984-07-14 1986-02-06 Ricoh Co Ltd リ−ドオンリ−メモリ
JPS61113194A (ja) * 1984-11-06 1986-05-31 Nec Corp 半導体集積回路装置

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6751119B2 (en) 1995-01-31 2004-06-15 Renesas Technology Corp. Clock synchronized non-volatile memory device
US7193894B2 (en) 1995-01-31 2007-03-20 Renesas Technology Corp. Clock synchronized nonvolatile memory device
US7286397B2 (en) 1995-01-31 2007-10-23 Renesas Technology Corporation Clock synchronized nonvolatile memory device
US6166949A (en) * 1995-01-31 2000-12-26 Hitachi, Ltd. Nonvolatile memory device and refreshing method
US7542339B2 (en) 1995-01-31 2009-06-02 Solid State Storage Solutions, Llc Clock synchronized non-volatile memory device
US6226198B1 (en) 1995-01-31 2001-05-01 Hitachi, Ltd. Nonvolatile memory device and refreshing method
US6256230B1 (en) 1995-01-31 2001-07-03 Hitachi, Ltd. Nonvolatile memory device and refreshing method
US6366495B2 (en) 1995-01-31 2002-04-02 Hitachi, Ltd. Nonvolatile memory device and refreshing method
US6038167A (en) * 1995-01-31 2000-03-14 Hitachi, Ltd. Nonvolatile memory device and refreshing method
US6459614B1 (en) 1995-01-31 2002-10-01 Hitachi, Ltd. Non-volatile memory device and refreshing method
US6747941B2 (en) 1995-01-31 2004-06-08 Renesas Technology Corp. Clock synchronized non-volatile memory device
US6751120B2 (en) 1995-01-31 2004-06-15 Renesas Technology Corp. Clock synchronized non-volatile memory device
US6111790A (en) * 1995-01-31 2000-08-29 Hitachi, Ltd. Non-volatile memory device and refreshing method
US6038165A (en) * 1995-01-31 2000-03-14 Hitachi, Ltd. Nonvolatile memory device and refreshing method
US6898118B2 (en) 1995-01-31 2005-05-24 Renesas Technology Corp. Clock synchronized non-volatile memory device
US7327604B2 (en) 1995-01-31 2008-02-05 Renesas Technology Corporation Clock synchronized non-volatile memory device
US6801452B2 (en) 1995-01-31 2004-10-05 Renesas Technology Corp. Clock synchronized non-volatile memory device
US6804147B2 (en) 1995-01-31 2004-10-12 Renesas Technology Corp. Clock synchronized non-volatile memory device
US6829163B2 (en) 1995-01-31 2004-12-07 Hitachi, Ltd. Clock synchronized nonvolatile memory device
US6847549B2 (en) 1995-01-31 2005-01-25 Renesas Technology Corp. Clock synchronized non-volatile memory device
US6868006B2 (en) 1995-01-31 2005-03-15 Renesas Technology Corp. Clock synchronized non-volatile memory device
US6768672B2 (en) 1995-01-31 2004-07-27 Renesas Technology Corp. Clock Synchronized Non-Volatile Memory Device
US6912156B2 (en) 1995-01-31 2005-06-28 Renesas Technology Corp. Clock synchronized nonvolatile memory device
US6965525B2 (en) 1995-01-31 2005-11-15 Renesas Technology Corp. Clock synchronized nonvolatile memory device
US7324375B2 (en) 1995-01-31 2008-01-29 Solid State Storage Solutions, Llc Multi-bits storage memory
US7161830B2 (en) 1995-01-31 2007-01-09 Renesas Technology Corp. Clock synchronized nonvolatile memory device
US6757194B2 (en) 1995-01-31 2004-06-29 Renesas Technology Corp. Clock synchronized non-volatile memory device
US6396736B1 (en) 1996-05-01 2002-05-28 Hitachi, Ltd. Nonvolatile semiconductor memory device which stores multi-value information
US7245532B2 (en) 1996-05-01 2007-07-17 Renesas Technology Corporation Nonvolatile semiconductor memory device which stores multi-value information
US7031187B2 (en) 1996-05-01 2006-04-18 Hitachi, Ltd. Nonvolatile semiconductor memory device which stores multi-value information
US6771537B2 (en) 1996-05-01 2004-08-03 Hitachi, Ltd. Nonvolatile semiconductor memory device which stores multi-value information
US7394697B2 (en) 1996-05-01 2008-07-01 Renesas Technology Corp. Nonvolatile semiconductor memory device which stores multi-value information
US6181603B1 (en) 1996-05-01 2001-01-30 Hitachi, Ltd. Nonvolatile semiconductor memory device having plural memory cells which store multi-value information

Also Published As

Publication number Publication date
JPH0782755B2 (ja) 1995-09-06

Similar Documents

Publication Publication Date Title
US6768165B1 (en) Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US3654499A (en) Charge coupled memory with storage sites
US5739567A (en) Highly compact memory device with nonvolatile vertical transistor memory cell
KR100209978B1 (ko) 아날로그 양의 기억 방법 및 판독 방법 및 반도체 기억장치
JPS6313353B2 (ja)
JPH08316343A (ja) 不揮発性半導体記憶装置
JPH05251670A (ja) 半導体装置
JP4450330B2 (ja) セルごとに複数のデータ状態を記録するデュアルセルメモリデバイスをプログラミングする方法
JPS62298999A (ja) 半導体記憶装置
US7983087B2 (en) Methods and structures for reading out non-volatile memory using NVM cells as a load element
KR20010103021A (ko) 자기 증폭 다이내믹 메모리 셀을 갖춘 메모리 셀 어레이를동작시키기 위한 방법
US4196389A (en) Test site for a charged coupled device (CCD) array
JP2608881B2 (ja) 半導体記憶装置
US3641512A (en) Integrated mnos memory organization
JPS608558B2 (ja) 読出し専用記憶装置
US4800528A (en) Non-volatile memory having charge correction circuitry
JP3662626B2 (ja) 多値記憶素子、メモリアレイ、記憶および再現方法
JPH09260611A (ja) 電子デバイス
JPS631053A (ja) 半導体不揮発性ｒａｍ
CN101373776B (zh) 半导体装置
JP3615349B2 (ja) 不揮発性半導体メモリ装置
JP2556885B2 (ja) 半導体装置
JPH0729382A (ja) 不揮発性半導体メモリ及びそのデータ書込み方法
JP3615348B2 (ja) 不揮発性半導体メモリ装置
KR19980037035A (ko) 이이피롬(eeprom)의 아날로그 신호 다중 레벨 녹음 및 재생 시스템

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term