JPS62298135A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62298135A
JPS62298135A JP14005186A JP14005186A JPS62298135A JP S62298135 A JPS62298135 A JP S62298135A JP 14005186 A JP14005186 A JP 14005186A JP 14005186 A JP14005186 A JP 14005186A JP S62298135 A JPS62298135 A JP S62298135A
Authority
JP
Japan
Prior art keywords
wiring layer
layer
wiring
conductive
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14005186A
Other languages
English (en)
Inventor
Mitsuaki Horiuchi
光明 堀内
Nobuo Owada
伸郎 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14005186A priority Critical patent/JPS62298135A/ja
Publication of JPS62298135A publication Critical patent/JPS62298135A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 本発明は、半導体装置、特にその多層配線の信頬性向上
に適用して有効な技術に関する。
〔従来の技術〕
半導体装置では、一般にシリコン単結晶等からなる半導
体基板に種々の回路素子が形成されており、該基板の表
面上には上記回路素子等と電気的導通を行うための多層
配線が形成されている。この多層配線については、19
85年9月1日、日経マグロウヒル社発行、「日経マイ
クロデバイス」9月号、P71に説明がある。
多層配線は、たとえば次のようにして形成することがで
きる。すなわち、第1絶縁層上に所定形状の第1配線N
(下部配線層)を形成した後、全体に第2絶縁層を形成
する。この第2絶1(層の所定位置には、上記第1配線
層が露出する4通孔を形成し、その後該導通孔に重なる
ように所定形状の第2配線層を被着形成する。その結果
、上記導通孔において、第1配vA層と第2配線層との
電気的接続が達成されるものである。そして、上記工程
を繰り返すことにより、第3絶縁層、第3配線層、その
上の第4絶縁層等の如く順次積層形成することができ、
各配線層の電気的接続を有機的に行うことができるもの
である。
ところで、配線層間の電気的接続を行う場所である上記
導通孔の壁面には、その上に被着する配線層のステップ
カバレジを高めるために、絶縁層の表面から深さ方向に
その径が小さくなるような傾斜が付けられているのが一
般である。
また、配線層を、その酸化物が絶縁性である、たとえば
アルミニウム(Ajりで形成する場合には、前記第1配
線層と第2配線層との関係で説明すれば、次の問題があ
る。すなわち、上記第1配線層上の絶縁層に導通孔を形
成した後、該絶U層上に第2配線層を被着する段階にお
いては、それまでの処理により上記導通孔に露出されて
いる配線層の表面が酸化され、酸化アルミニウム(Af
203)の膜が形成されている。したがって、そのまま
の状態で上記第2配線層を被着形成しても、第1配線層
と第2配線層との電気的接続がとれないことになる。そ
のために、第2配線層を被着形成する直前に、たとえば
スパッタエツチングを行い、上記導通孔の第1配線層の
表面に形成されている酸化膜を除去することが必要にな
る。
〔発明が解決しようとする問題点〕
ところが、導通孔が前記のような傾斜された壁面で形成
されている場合には、特に、スパッタエツチングを行う
と、上記壁面の絶縁物も同時にエツチングされ、その一
部が導通孔の第1配線層の表面に再付着を起こし、結局
、第1配線層の表面に新たな絶縁膜が形成されることに
なる。そのため、第1配線層と第2配線層との電気的接
続を確実に行うことができないという新たな問題が生し
ることが本発明者により見い出された。
本発明の目的は、その酸化物が絶縁性である金属を用い
て多層配線を形成する場合でも、配線層間の電気的接続
を確実に行うことができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を闇単に説明すれば、次の通りである。
すなわち、その酸化物が絶縁性である金属で多層配線の
配線層を形成する場合、下部配線層と上部配線層とを、
該両扉電層間にある絶縁層に形成された導通孔において
下部配線層上に設けられた導電性の金属酸化膜または金
属窒化膜を介して電気的に接続するものである。
〔作用〕
上記した手段によれば、下部配線層上に導電性の金属酸
化膜または金属窒化膜を設けておくことにより、その上
の絶縁層に導通孔を形成する場合には、該4通孔におけ
る下部配線層の酸化を防止することができるため、その
後のスパッタエツチングを行うことなく上部配線層の被
着形成を行い、上記両配線層間の電気的接続を11実に
行うことができるものである。
〔実施例〕
第1図は、本発明による一実施例である半導体装置の概
略を示す拡大部分断面図である。また、第2図ta+〜
(C1は、上記半導体装置の多層配線の形成工程の概略
を示す部分断面図である。
本実施例の半導体装置は、シリコン(Si)jl結晶か
らなる半導体基板1に、種々の回路素子(図示せず。)
が形成されているものである。そして、上記回路素子の
上には、該回路素子等の電気的接続を行うための多層配
線が形成されている。
上記多層配線を具体的に説明すれば、基板1の上面全体
に被着されているフィールド酸化膜(第1絶縁層)2の
上に所定形状の第1配線層3が被着形成されている。フ
ィールド酸化膜2は二酸化ケイ素(S IOz )で、
また第1配線層はアルミニウム(A1)でそれぞれ形成
されている。
また、上記第1配vA層3の上には同じく二酸化ケイ素
からなる第2絶縁層4が形成されており、該絶縁層4に
は上記第1配線層と電気的導通をとるための導通孔5が
形成されている。そして、上記第2配線層上には導通孔
5を塞ぐようにして所定形状のアルミニウムからなる第
2配線層6が被着形成されており、該第2配線層の上に
はファイナルパッシベーション層7が形成されている。
なお、上記導通孔5では、その壁面の下に向かって径が
小さくなる傾斜がつけられており、第2配線層のステッ
プカバレジの向上が閏られている。
本実施例では、上記第1配線層と第2配線層とが、該第
1配線層の表面に被着されている窒化チタン膜(導電性
の金属窒化膜)8を介して達成されているものである。
次に、上記多層配線の形成工程を説明する。
まず、回路素子等の形成が完了した半導体基板にフィー
ルド酸化膜2をCVD法で形成し、次いで該フィールド
酸化膜2の上に、その表面に窒化チタン膜8が被着され
た所定形状の第1配線N3を第2図ta+のように被着
形成する。上記第1配線層3は、フィールド酸化膜2の
上面全体にアルミニウム層を被着し、該アルミニウム層
の表面に、たとえばプラズマCVDまたはスパツクで窒
化チタン膜を被着した後、通常のりソグラフィ技術で形
成することができる。
上記のように、第1配線N3を形成した後、全体に第2
配線層を形成し、この第2絶縁層に常法に基づいて、第
2図(blに示すような壁面に傾斜を持つ導電孔5をエ
ツチング形成し、上記第1配線層3の表面の窒化チタン
膜8を露出させる。
次いで、第2図tc)に示すように、第2配線層6を前
記第1配線層3と同様の方法で所定の形状に被着形成す
る。その後、ファイナルパッシベーション層をCVD法
で形成することにより、第1図に示す多層配線を形成す
ることができる。
このように、本実施例によれば以下の効果を得ることが
できる。
(1)、アルミニウムからなる第1配線層3の表面に導
電性の窒化チタン膜8を被着することにより、上記配線
層3の上に被着する第2絶縁層4に該配線13の表面が
露出された導通孔5を形成する場合、その処理工程にお
いて第1配線層3の表面が酸化され、酸化アルミニウム
(A i z○、)からなる絶縁膜が形成されることを
防止できるので、上記導通孔5を形成した後、直ちに第
2配線層6を被着形成しても、上記第1配線層および第
2配線層の間の電気的接続を確実に達成することができ
る。
(2)、上記(1)により、導通孔5の形成後に、そこ
までの処理工程で第1配線層3の表面に生成した絶縁膜
を除去するためのスパッタエツチングの工程を排除する
ことができる。
(3)、上記(2)により、壁面に所定の傾斜を設けた
まま導通孔5の径を縮小できるので、ステップカバレジ
が確保された配線層の微細化が可能となる。
(4)、上記(2)および(3)により、電気的導通が
確かな微細配線が形成された半導体装置の製造を可能に
する。
(5)、上記(4)により、高集積度の半導体装置を提
供できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもなたとえば、第1配線層のアル
ミニウムの上に直接窒化チタン膜を被着した例を示した
が、これに限るものでな(、上記アルミニウムの上に金
属チタンを被着し、該金属チタンの表面を窒化処理した
ものであってもよいことはいうまでもない。
また、前記実施例の窒化チタンはTiNxで表すことが
できる。ここでXは必ずしも化学量論的関係を満足する
ものに限るものでなく1、具体的には窒化チタン膜8に
適切な酸化防止能と導電性能等とを付与できる値として
決定されるものである。
さらに、導電性の窒化膜としては、チタンに限らず、タ
ングステン(W)またはタンタル(Ta)等、その窒化
物が導電性を有し、かつ耐酸化性を存している金属であ
れば如何なるものも利用できる。
また、窒化膜に限るものでなく、酸化チタン等の酸化膜
であっても、所期の目的が達成できるものであれば種々
の金属酸化膜をも利用できるものである。
また、多層配線の例として、2N構造のみを示したが、
これに限るものでなく、3N以上であってもよいことは
いうまでもない。
さらに、多層配線の形成材料は、前記実施例に示したも
のに限るものでな(、所期の目的が達成できる範囲で種
々変更できることはいうまでもない、たとえば、配線層
としてはアルミニウムからなるものについて示したが、
アルミニウムを主成分とする合金であってもよいことは
いうまでもなく、その他、その酸化物が絶縁性である金
属であれば如何なるものについても適用できるものであ
る。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるシリコン単結晶から
なる半導体装置に適用した場合について説明したが、こ
れに限定されるものではなく、たとえば、ガリウム・ヒ
素単結晶等からなる化合物半導体装置に適用できること
はいうまでもない。
〔発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
すなわち、配線層が、その酸化物が絶縁性である金属で
形成されてなる多層配線について、下部配線層と上部配
線層とを、該再配線層間にある絶縁層に形成された導通
孔において、下部配線層上に設けられた導電性の金属酸
化膜または金属窒化膜を介して電気的に接続することに
より、上記導通孔をエツチング形成する場合に下部配線
層の表面が酸化されることを防止できるので、そのまま
上部配線層を被着形成することにより、下部配線層と上
部配線層の電気的接触を確保することができるものであ
る。
したがって、導通孔における下部配線層の表面に生成す
る酸化&fi !&膜のスパッタエツチングの工程を排
除できることにより、工程短縮を可能にすることができ
ると同時に、上記導通孔の壁面に傾斜をつける場合であ
っても、該壁面をスパッタエツチングすることに起因す
る下部配線層への絶縁物の再付着の問題も解消できるの
で、ステップカバレジの高い配線層を微細化することが
可能となり、半導体装置の高集積化に通した多層配線を
提供できるものである。
【図面の簡単な説明】
第1図は本発明による一実施例である半導体装置の概略
を示す拡大部分断面図、 第2図(al〜(clは上記半導体装置の多層配線の形
成工程の概略を示す部分断面図である。 l・・・半導体基板、2・・・フィールド酸化膜(第1
絶縁層)、3・・・第1配線層、4・・・第2絶縁層、
5・・・導通孔、6・・・第2配線層、7・・・フィイ
ナルパンシベーション層、8・・・窒化チタン膜(導電
性の金属窒化膜)。 /ご

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板に形成された多層配線を構成する配線層
    が、その酸化物が絶縁性である金属で形成され、下部配
    線層と上部配線層とが、該両配線層間に位置する絶縁層
    に形成された導通孔において上記下部配線層上に設けら
    れた導電性の金属酸化膜または金属窒化膜を介して電気
    的に接続されてなる半導体装置。 2、上記導電性の金属酸化膜または金属窒化膜が下部配
    線層上に被着された他の金属層の表面に形成されている
    ことを特徴とする特許請求の範囲第1項記載の半導体装
    置。 3、配線層がアルミニウムまたはそれを主体とする合金
    で形成され、導電性の金属窒化膜が窒化チタンからなる
    ことを特徴とする特許請求の範囲第1項記載の半導体装
    置。
JP14005186A 1986-06-18 1986-06-18 半導体装置 Pending JPS62298135A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14005186A JPS62298135A (ja) 1986-06-18 1986-06-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14005186A JPS62298135A (ja) 1986-06-18 1986-06-18 半導体装置

Publications (1)

Publication Number Publication Date
JPS62298135A true JPS62298135A (ja) 1987-12-25

Family

ID=15259841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14005186A Pending JPS62298135A (ja) 1986-06-18 1986-06-18 半導体装置

Country Status (1)

Country Link
JP (1) JPS62298135A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229645A (en) * 1990-06-21 1993-07-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229645A (en) * 1990-06-21 1993-07-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
EP0892428B1 (en) Method of producing low resistance contacts between integrated circuit metal levels and structure produced thereby.
US6258720B1 (en) Method of formation of conductive lines on integrated circuits
JPS61152042A (ja) 半導体素子の金属化パターンおよびその方法
US5759912A (en) Method of manufacturing a semiconductor device having multi-layered wiring without hillocks at the insulating layers
JPS62298135A (ja) 半導体装置
JPS5950544A (ja) 多層配線の形成方法
KR100256271B1 (ko) 반도체 장치의 금속 배선 형성 방법
JPS60262443A (ja) 多層配線の形成方法
JPH05299418A (ja) 半導体装置の製造方法
JPH0621236A (ja) 半導体装置およびその製造方法
KR100403349B1 (ko) 금속 배선과 비아 플러그의 연결 구조 및 그 형성 방법
JPS63237441A (ja) 半導体装置
JPH0786209A (ja) 半導体装置の製造方法
JPH07153841A (ja) 半導体装置およびその製造方法
JP2674473B2 (ja) 配線構造
JPH09246378A (ja) 半導体集積回路装置およびその製造方法
JPH04188753A (ja) 多層配線半導体装置
JPH10223753A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JP2000031271A (ja) 多層配線の半導体装置の製造方法
JPH06163705A (ja) 導電膜積層配線構造を有する半導体装置
JPH05129297A (ja) 半導体装置およびその製造方法
JPH0547706A (ja) 半導体装置の製造方法
JPS61245551A (ja) 半導体集積回路
JPH03296219A (ja) 半導体装置
KR20000015238A (ko) 반도체소자의 금속배선 형성방법