JPS62291963A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 産業上の利用分野 本発明は高速、低消費電力の特性を有する半導体装置の
製造方法に関する。

従来の技術 バイポーラ型トランジスタにおいて、高速、低消費電力
化を実現するために、パターンの微細ｆヒならびに接合
容量の低減化をはかる必要がある。

そこで、従来では多結晶ンリコン膜（ｐｏｌｙｓｉ膜）
でペース引き出し電極を形成することによって、パター
ンの微細化ならびに接合容量の低減化の検討がなされて
いる。例えば［ジャーナル　オプノリノド・ステート　
サーキットＪ　ＶＯＩ、、　５Ｃ−１６゜、７ＪＨ５，
１９８１年１ｏ月米国電気電子技術者協会発行（ＩＫＥ
Ｅ　（ＪＯＵＲＮＡＬ　ＯＦ　Ｓｏｔ、ＩＤ−３ＴＡＴ
Ｅ！：Ｃ工ＲＣＵＴＩＳ）　ＶＯＬ、　５Ｏ−１６、Ａ
Ｓ　、　０ＣＴＯＢ１１９８１　）では、第２図人〜Ｈ
に示す製造工程でベース引き出し電極となるポロンドー
プｐｏｌｙｓｉ　ｌｊ６　ａの形成を行なっている。第
３図において、１はＰ型Ｓｉ基板、２．１３はＮ　拡散
層、３はＮエビタキンヤル層、４，１１ばＰ　拡散層、
５，８．１０は５ｉ０２　　膜、６Ｈ／ｙ）”−プｐｏ
ｌｙｓｉ　膜、８ｂ、１２（ｄ砒素ドープｐｏ１ｙｓｉ
　膜、７は５ｉ５Ｎ４膜、９はＰ＋１拡散層、１４はメ
タルである。

発明が解決しようとする問題点 しかし、第２図に示す従来の製造方法においては、下記
のような問題点がある。

■　ｈｏ特性の制御が困難である。つまり、ｈＦＸ特注
は活性ペース層の不純物濃度に依存する〇しかし、第２
図Ｆの如く、ペース抵抗を下げるために５ｉ０２　膜１
０ｉ形成した後、イオン注入を施しＰ　拡散層１１を形
成している。このとき、５ｉ０２　膜１０が形成されて
いるため、イオン注入のエネルギーを高くしなければな
らない。

そのだめ、チャネリング効果によりＰ　拡散層１１の拡
散深くなるとともに横方向にも拡散され、第２図Ｇの如
く、エミッタ拡散層であるｎ＋拡散層１３の周辺直下ま
で拡散しｈｙｘ特注の低下の原因となり、精度良＜　ｈ
ｖｘ特性を制（財）することが困難である。

■　エミッタ電極となるｐｏｌｙｓｉ　膜６ｂを精度良
く、微細に形成することが困難である。つまり、エミッ
タ電極となるｐｏｌｙｓｉ膜６は第２　図Ｄ　ノ如（５
ｉ０２　膜８をマスクにしてポロンをイオン注入したボ
ロンドープｐｏｌｙｓｉ　嘆６　ａとノンドープｐｏｌ
ｙｓｉ　漢６のエツチングレートの差を利用してエツチ
ングレートの速いノンドープｐｏｌｙｓｉ　膜６をエツ
チングして形成する。しかし、ボロンドープｐｏｌｙｓ
ｉ　＠　ｅ　ａを形成した際、ＳｉＯ２膜８の領域下も
ボロンドープｐｏｌｙｓｉ　膜６＆になる。そのため、
ノンドープｐｏ１ｙｓｉ　Ｋ６をエツチングできるよう
に、５ｉ５Ｎ４膜７をサイドエッチする必要がある。ま
た、ノンドープｐｏｌｙｓｉ　膜６とボロンドープｐｏ
ｌｙｓｉ膜６ａを完全に分離するためには、ノンドープ
ｐｏｌｙｓｉ膜６ａの膜厚分だけエツチングする必要が
ある。

そのため、少なくともノンドープｐｏｌｙｓｉ膜６の膜
厚分に相当するサイドエッチが入ってしまう。したがっ
て、ボロンドープｐｏｌｙｓｉ　膜６ａのＳｉＯ２膜８
の領域下への入り込み、５ｉ５Ｎ４膜７のサイドエッチ
量、ノンドープｐｏｌｙｓｉ　膜６の膜厚のばらつき、
ノンドープｐｏｌｙｓｉ膜６のエツチング時間のばらつ
き等の影響によってノンドープｐｏｌｙｓｉ　膜６のサ
イドエッチ量が異なる。そのため、エミッタ電極となる
ノンドープｐｏｌｙｓ工膜６のパターン寸法が変化し、
精度良く微細に形成することが困難である。

■　ペース引き出し電極となるボロンドープｐｏｌｙｓ
ｉ　膜ｅ＆の低抵抗化が困難である。つまり、ボロンド
ープｐｏｌｙｓｉ膜６１Ｌは、第２図Ｅの如く、５１０
２　膜１０の形成によって５ｉ０２　膜１ｏの膜厚の約
半分程度Ｓｉが食われ薄くｉっでしまい抵抗が高くなっ
てしまう。そこで、ボロンドープｐｏｌｙｓｉ　膜６ａ
の抵抗を低くするために、膜厚を写＜シた場合、前述の
如（，５ｉ０２膜８の領域下のノンドープｐｏｌｙｓｉ
　膜６のサイドエッチ量が大きくなり、エミッタ電極と
なるノンドープｐｏｌｙｓｉ　膜６のパターン寸法の精
度が低下する。それと同時に、ノンドープｐｏｌｙｓｉ
膜６とボロンドープｐｏｌｙｓｉ　膜６１Ｌの間隔が広
くなり、Ｐ　拡散層１１の抵抗の増加、接合容量の増加
という間垣がある。また、酸化によるボロンドープｐｏ
ｌｙｓｉ　膜６＆の食われを少なくするために、５ｉ０
２　　膜１ｏの膜厚を薄くした場合、５ｉ０２　膜１０
の絶縁性が問題となってしまう。

■　５ｉ０２　　膜１０を形成の際、ストレスが発生し
やすい。つまり、第２図りの如くノンドープｐｏｌｙｓ
ｉ膜６とボロンドープｐｏｌｙｓｉ膜６ａをエツチング
によって分離した後、第２図Ｅの如（５ｉ０２　　膜１
０を形成した場合、ノンドープｐｏｌｙｓｉ膜６とボＣ
１７ドープｐｏｌｙｓｉ膜ｅａ間が凹部形状になってい
るため、酸化によるストレスが凹部にかかる。この場合
、間隔が狭くなるほどストレスが大きくなる。したがっ
て、間隔を狭く形成するとストレスによる欠陥が生じや
すく、歩留シの低下の原因となるという問題がある。

本発明は、このような従来の問題に鑑み、これらの問題
を解決した高速、低消費電力の特性を有する半導体装置
の製造方法を提供することを目的とする。

問題点を解決するだめの手段 本発明の半導体装置の製造方法は、酸化防止膜が形成さ
れた半導体基板の所望領域に薄膜パターンを形成する工
程と、前記薄膜パターンをマスクにして前記酸化防止膜
をエツチングする工程と、全面に半導体膜を形成する工
程と、前記半導体膜中に所望ドーズＩの不純物を第１の
イオン注入により注入する工程と、前記薄膜パターン上
の前記半導体膜をエツチングする工程と、前記半導体基
板に熱処理を施す工程を備え、前記薄膜パターンの所定
領域下の近傍に低濃度で、且つ、拡散深さの浅い第１の
拡散層が形成され、その第１の拡散層に隣接して高濃度
で、且つ、拡散深さの深い第２の拡散層が形成されるこ
とを特徴とする。まだ、上記において薄膜パターン上の
半導体膜をエツチングした後、前記薄膜パターンの所望
領域をエツチングする工程と、前記薄膜パターン下領域
に残存する酸化防止膜をマスクにして前記半導体膜を選
択酸化する工程を備え、選択酸化工程が熱処理を兼ねる
ことを第２の特徴とする。

そして、前述の薄膜パターン上の半導体膜をエツチング
した後、残存する前記半導体膜中に所望ドーズ量の不純
物を第２のイオン注入により注入することを第３の特徴
とする。

作用 本発明は上記構成により、次のように作用する。

■　半導体膜中に高濃度の不純物をイオン注入した後、
薄膜パターン上の半導体膜をエツチングすることによっ
て、熱処理を施した際、薄膜パターン領域下の近傍に低
濃度で、且つ、拡散深さの浅い第１の拡散層が形成され
、同時に、その第１の拡散層に隣接して高濃度で、且つ
、拡散深さの深い第２の拡散層が形成される。これは、
薄膜パターン上の半導体膜をエツチングした際、半導体
膜の膜厚に相当する領域までの不純物が注入された半導
体膜がエツチングされたためである。この第１及び第２
の拡散層がクラフトペース拡散層となり、第１の拡散層
が低濃度で、且つ、拡散深さが浅いのでエミッタ領域直
下への拡散がほとんどない。しかも、高濃度で、且つ、
拡散深さの深い第２の拡散層と第１及び第２の拡散層上
に形成された半導体膜によってペース抵抗を低減するこ
とができる。

従って、ｈＦ冨特性に影響をあたえることなく、ペース
抵抗を低減できるグラフトベース層が形成できる。

■　薄膜パターン上の半導体膜をエツチングした後、残
存する前記半導体膜中に低濃度の不純物例えば活性ペー
ス層の形成と同程度のドーズ量の不純物を第２のイオン
注入により注入することによって、第１の拡散層領域の
抵抗をさらに下げることができる。このとき、第２のイ
オン注入は半導体膜中に行なうので、熱処理を施しても
半導体基板中にはあまり拡散されない。

従って、不純物プロファイルをほとんど変えることなく
、グラフトベース層の抵抗をさらに低減することができ
る。

■　薄膜パターンによってエミッタ領域、グラフトベー
ス領域及びペース引き出し電極領域がセルファライン的
に決まる。

■　エミッタ領域上に残存する酸化防止膜をマスクにし
て選択酸化を行なうことによって、グラフトベース拡散
層とエミッタ拡散層間及びペース引き出し電極である半
導体膜とエミッタ電極である半導体膜パターン間を微細
間隔で絶縁分離する５ｉ０２　膜を形成することができ
る。

■　エミッタ領域上の酸化防止膜を選択的にエツチング
することによって、セルファライン的にエミッタ拡散窓
が微細に形成できる。

■　半導体膜を任意の膜厚で形成することができる。し
たがって、絶縁分離膜となる酸化膜を厚く形成しても、
抵抗の低いベース引き出し電極となる半導体膜を形成す
ることができる。

■　薄膜パターンをフィールド絶縁膜として用いること
ができ、平坦な表面が得られる。

実施例 以下、本発明の製造方法を具体例に基づいて説明する。

第１図人〜工は本発明の実施例の製造工程を示す。以下
、たとえば第１図人に示す工程を工程人と称する。

第１図はＮＰＮ形バイポーラトランジスタの場合であっ
て、先ず、工程人のように、Ｎ　拡散層２１　、Ｐ　拡
散層２２．Ｎエピタキシャル層２３及びＳｉＯ２膜２４
の形成された半導体基板としてのＰ形Ｓｉ基板２０上に
酸化防止膜としてのＳｉ３Ｎ４膜２６を形成した後、薄
膜パターンとしてのＣＶ　Ｄ　−５ｉ０２　膜パターン
２６を形成する。その後、この薄膜パターン２６をマス
クＫして５ｉ５Ｎ４膜２６をエツチングする。

次に、工程Ｂのように全面に第１の半導体膜としてのｐ
ｏｌｙｓｉ　膜２７を形成する。それから、イオン注入
によってｐｏｌｙｓｉ　膜２７中に高濃度のボロン１９
を例えば１×１ｏ　１０ｎＳ／ｃｄ注入する。

その後、薄膜パターン２ｅ上以外の領域にエツチングマ
スク材としてのレジスト膜２８を形成する。

次に、レジスト膜２８をマスクにして薄膜パターン２ｅ
上のｐｏｌｙｓｉ　膜２７をエツチング除去する。その
後、工程Ｃのようにレジスト膜２８を除去する。このと
き、薄膜パターン２６上のｐｏｌｙｓｉ膜２７を除去す
ることによって、薄膜パターン２６０周辺部のｐｏｌｙ
ｓｉ膜２７＆中膜上７＆中１９が存在しない。

次に、工程りのように、エミッタ領域およびコレクタ領
域の薄膜パターン２６をエツチングする。

その後、Ｓｉ、Ｎ４膜２５をマスクにして選択酸化を行
なってＳｉＯ２膜２９を形成する。このとき、５ｉ０２
　膜２９を第１の半導体膜のｐｏｌｙｓｉ　膜２７上に
形成されるとともに、酸化防止膜の５ｉ５Ｎ４膜２５下
にも形成される。また、この酸化による熱処理によって
、ｐｏｌｙｓｉ　膜２７中のボロン１９がＮエピタキシ
ャル層２３中に拡散し、グラフトヘース拡散層であるＰ
　拡散層３０＆及びＰ　拡散層３０ｂが同時に形成され
る。このとき、Ｐ　拡散層３０２ＬはＰ＋拡散層３０２
Ｌ領域上のｐｏ　ｌｙｓ　ｉ膜２７＆領域には、ボロン
１９が存在しないのでボロン１９の存在するｐｏｌｙｓ
ｉ　模２７からの横方向拡散によって形成されるため、
ボロン濃度が低く、且つ、拡散深さが浅い。これに比べ
て、Ｐ＋＋拡牧拡散０ｂはＰ　拡散層３０ｂ領域上のｐ
ｏｌｙｓｉ膜２７中に上２７中ン１９が存在するので、
ボロン濃度が高く、且つ、拡散深さが深く形成される。

次に、酸化防止膜のＳｉ　３Ｎ　４膜２５を工程Ｅのよ
うに除去した後、全面に第２の半４体膜としてのｐｏｌ
ｙｓｉ　膜３１を形成する。その後、このｐｏｌｙｓｉ
膜３１中に、活性ペース拡散層形成のためのボロンイオ
ン注入を３　Ｘ　１ｏ　　１ｏｎｓ　／ｃｉ行ない、熱
処理によって活性ベース拡散層となるＰ　拡散■３２を
形成する。

次に、第２の半導体膜のｐｏｌｙｓｉ　膜３１中にエミ
ッタ拡散層を形成するだめの砒素イオン注入を１Ｘ１０
　１ｏｎｓ　／ｄ行なった後、工程Ｆのように酸化防止
膜としてのＳｉ３Ｎ４膜３３を形成し熱処理によってエ
ミッタ拡散層となるＮ　拡散層３４を形成する。

次にエミッタ領域及びコレクタ領域に工程Ｇのように第
２の半導体膜パターン３１′　　及び酸化防止膜パター
ンとしてのＳｉ　５Ｎ　４膜３３′　　を形成した後、
選択酸化によって第２の半導体膜パターン３１′　側面
に５ｉ０２　膜３５を形成する。

次に、酸化防止膜パターンの５ｉ５Ｎ４膜３３′　を工
程Ｈのように除去し、ベースコンタクト窓３６を形成す
る。

次に金属配線としての人４配線３７を行なえば、工程Ｉ
のようにＮＰＮ形バイポーラトランジスタが得られる。

なお、上記実施例において薄膜パターン２６としてＣＶ
　Ｄ　−５ｉ０２　膜を用いて説明したが、これ（ｄ、
　光ＣＶ　Ｄ　−５ｉ０２　膜、プ５　Ｘ”　？　５ｉ
０２　膜等の絶禄注薄膜を用いても良い。また、Ｎエピ
タキシャル層２３上に酸化防止膜としての５ｉ５Ｎ４膜
２６を直接形成したが、この間に薄い５１０２　膜を形
成しておいても良い。

また、第１図Ｃの工程後、第１図りの如く選択酸化と同
時に熱処理してグラフトベース拡散層３０＆　、３０ｂ
を形成したが、第１図Ｃの工程後、ポロン１９の存在し
ないｐｏｌｙｓｉ　膜２７１Ｌ中に第２のイオン注入に
よってボロンを低ドーズ量例えば３　Ｘｌ　０　　ｚｏ
ｎｓ　／ｄ注入し、その後、第１図りの如く選択酸化と
同時に熱処理してグラフトベース拡散１ｉｉ３０＆　、
３０ｂを形成しても良い。このように、低ドーズ量の第
２のイオン注入を行なうことによって、ペース抵抗をさ
らに低減することができる。しかも、第２のイオン注入
のドーズ量が低く、且つ、ｐｏｌｙｓｉ膜２７＆中膜性
７＆中のでＰ　拡散層３０１Ｌの拡散深さが浅く形成で
きる。

上記実施例においてＮＰＮ形バイポーラトランジスタを
用いて説明したがＰＮＰ形バイポーラトランジスタも同
様な方法で得ることができる。また、グラフトベース拡
散層となるＰ　拡散層３０＆及びＰ　拡散層３０ｂの如
く、不純物濃度及び拡散層の拡散深さの異なる拡散層の
形成する方法は、ＭＯ５形トランジスタのＬＤＩ）構造
形成にも適用可能である。

発明の効果 以上述べてきたように本発明の半導体装置の製造方法に
よれば、次のような効果が得られる。

■　薄膜パターン上に第１の半導体膜を形成後、イオン
注入し、その後、薄膜パターン上の第１の半導体膜をエ
ツチングし熱処理することによって、不純物濃度及び拡
散深さの異なる第１の拡散層及び第２の拡散層をセルフ
ァライン的に形成できる。

■　第１の拡散層を第１の半導体膜からの熱拡散により
形成するので、拡散深さを浅く、シかも、低濃度に形成
できる。したがって、エミッタ領域下への横方向拡散が
低減でき、ｈＦ菖特性を安定して制御できる。

■　拡散深さが深く、シかも、高濃度の第２の拡散層及
び第１の半導体膜によって、ペース抵抗を低減すること
ができる。

■　さらに、第１の半導体膜中に第２のイオン注入を行
なうことによって、さらにペース抵抗を低減することが
できる。

■　薄膜パターンによって、セルファライン的にクラフ
トペース拡散層領域、エミッタ領域、ペース引き出し電
極となる第１の半導体膜領域が決まる。

■　エミッタ領域上に残存する酸化防止膜をマスクにし
て選択酸化することによって、セルファライン的にペー
ス引き出し電極となる第１の半導体膜とエミッタ電極と
なる第２の半導体膜間を微細間隔で絶縁分離する酸化膜
を形成することができる。

■　グラフトベース拡散層とエミッタ拡散層間をマスク
合わせすることなく、セルファライン的に微細間隔で絶
縁分離できる。

■　エミッタ電極となる第２の半導体膜側面に形成した
５１０２　膜によって金属配線の例えばＡ７の界面への
侵入を防ぐことができる。

■　薄膜パターンをフィールド絶縁膜として用いること
により、平坦な表面が得られる。

以上の如く、本発明は絶縁分離及び微細化によって接合
容量の低減化がはかれ、バイポーラトランジスタの高速
、低消費電力化に大きく寄与するものである。

【図面の簡単な説明】

第１図は本発明の一実施例における半導体装置の製造方
法を説明するだめの工程図、第２図は従来のＮＰＮ形バ
イポーラトランジスタの製造方法を説明するだめの工程
図である。 ２５．３３・・・・・・Ｓｉ声４膜〔酸化防止膜〕、２
６−−・・・−ＣＶ　Ｄ　−５ｉｎ２膜パターン、２９
−−−−−−　ｐｏｌｙｓｉ膜〔第１の半導体膜〕、２
９．３５・・・・・・５ｉ０２　膜、３１・・・・・・
ｐｏｌｙｓｉ　膜〔第２の半導体膜〕。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名Ｚｊ
　　　　　　　　　　　　　　　　１１２’？　−−−
５ＬＯｚ　、’嗅 ３ｌ−Ｐｏｔ、　ｓＬ膜（竿２ａ１棉贋）３２−Ｐ＋孤
散看 ３４−Ｎ”広散鷲 第　２　口 Ｉ　Ｐｇｊ、ＳＬ基板 ＳｉＯ２瑛 ｑ　−−−ｐ廿捩徹層 １４ｆ

Claims (3)

【特許請求の範囲】
1. （１）半導体基板の一主面上に酸化防止膜を形成する工
   程と、前記酸化防止膜上に薄膜パターンを形成する工程
   と、前記薄膜パターンをマスクにして前記酸化防止膜を
   エッチングする工程と、全面に半導体膜を形成する工程
   と、前記半導体膜中に所望ドーズ量の不純物をイオン注
   入により注入する工程と、前記薄膜パターン上の前記半
   導体膜をエッチングする工程と、前記半導体基板に熱処
   理を施す工程を備え、前記熱処理により前記半導体膜か
   ら前記半導体基板中に不純物が拡散され、前記薄膜パタ
   ーンの所定領域下の近傍に低濃度で、且つ、拡散深さの
   浅い第１の拡散層が形成されるのと同時に前記第１の拡
   散層に隣接して高濃度で、且つ、拡散深さの深い第２の
   拡散層が形成されるようにしてなる半導体装置の製造方
   法。
2. （２）薄膜パターン上の半導体膜をエッチングした後、
   前記薄膜パターンの所望領域をエッチングする工程と、
   前記薄膜パターン下領域に残存する酸化防止膜をマスク
   にして前記半導体膜を選択酸化する工程を備え、前記選
   択酸化と同時に熱処理され第１の拡散層及び第２の拡散
   層が形成される特許請求の範囲第１項記載の半導体装置
   の製造方法。
3. （３）薄膜パターン上の半導体膜をエッチングした後、
   残存する前記半導体膜中に所望ドーズ量の不純物を第２
   のイオン注入により注入する工程を備えている特許請求
   の範囲第１項記載の半導体装置の製造方法。