JPS62291283A - デイジタルコンバ−ゼンス補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明はラスタースキャン形カラーディスプレイ装置の
コンバーゼンス補正装置に係り、特に１台のディスプレ
イ装置で偏向周波数を切り換えて使う場合にも良好なコ
ンバーゼンス補正を行うことのできるディジタルコンバ
ーゼンス補正回路に関する。

〔従来の技術〕

カラーブラウン管を用いたラスタースキャン形ディスプ
レイ装置においては、赤・緑・青の３原色を画面１点で
合わせるために各電子ビームの偏向量を補正している。

従来、この各電子ビームの偏向量を補正するいわゆるコ
ンバーゼンス補正回路は、アナログ回路により水平及び
垂直周期のノコギリ波、パラボラ波を発生させ、これら
を合成して補正を行っていた。

しかしながら、より高精度なコンバーゼンス補正を行う
ために、近年この補正波形をディジタル処理をして作り
出すディジタルコンバーゼンス補正回路が提案されてい
る。このディジタルコンバーゼンス補正回路とは、画面
各点でのコンバーゼンス補正量をディジタル的に補正デ
ータとして記憶回路（メモリ）に記憶させ、画面走査に
同期して該メモリの記憶内容を読み出し、ディジタル・
アナログ（ＤＡ）変換することにより補正波形を作り出
すというものである。この種の従来技術を特開昭５７−
２１６６号公報に記載されているディジタルコンバーゼ
ンス補正回路を例として説明する。

第４図はディジタルコンバーゼンス補正回路の補正概念
図である。同図に示すようにカラーブラウン管の画面１
００を水平（Ｈ）方向をａ、垂直（Ｖ）方向をｂに升目
状に区分し、その各々の交点での補正量をメモリに記憶
する。そしてこの各々の交点での補正量を基にして画面
全域における補正量を補間している。このように画面代
表点の補正量のみを記憶して残りを補間することにより
、メモリ容￥が節約できコンバーゼンス調整を簡単に行
うことができる　（なお、升目の大きさは任意である）
。

画面全域における補正量の補間は、まず垂直方向を補間
演算により補間して、各走査線に対してｍ個の離散的補
正量をＤＡ変換して出力する。そしてこの出力をローパ
スフィルタに通すことにより水平方向の補間を行ってい
る。

第５図は上記公報に示されたディジタルコンバーゼンス
補正回路の従来例の構成を示すブロック図であって、１
は水平アドレスカウンタ、２は垂直アドレスカウンタ、
３はメモリ、５．６は乗算形ＤＡ変換器（ＭＤＡＣ）　
、７は加算回路、８はローパスフィルタ（ＬＰＦ）　、
３０はＤＡ変換器（ＤＡＣ）　、３１は直流オフセット
付反転増幅器である。ここで垂直方向の補間演算は第４
図において、ＡＢ間の補正量を求める場合、Ａ点での補
正量をＤａ、Ｂ点での補正量をり、とじたとき、Ａ点か
らｉ番目の走査線の補正量Ｄｉは、Ｄｉ　＝ＤＡ　　・
　（１−Ｋ）　＋　Ｄｓ　　・Ｋ・・・・・・（１）但
し、Ｋ＝　− Ｎ５ＡＢ間の走査線により分割される数という直線補間
を行っている。第５図において、代表点での補正量を記
憶するメモリ３からＭＤＡＣ５のバイナリ入力には、あ
る代表点での補正データが入力され、これより１段下の
代表点での補正データがＭＤＡＣ６のバイナリ入力にそ
れぞれ同時に入力される。そして、これら補正データを
読み出すためのメモリアドレスは水平ブランキング信号
ＨＢＬＫに同期して水平方向のアドレスを発生する水平
アドレスカウンター及び垂直ブランキング信号ＶＢＬＫ
に同期して垂直方向のアドレスを発生する垂直アドレス
カウンタ２によって与えられる。またＭＤＡＣ５の乗算
入力端子には補間係数（１−Ｋ）が入力され、ＭＤＡＣ
６の乗算入力端子には補間係数Ｋが入力される。そして
それぞれのＭＤＡＣ５，６において、代表点補正データ
と補間係数との乗算が行われる。両ＭＤＡＣ５，６の出
力は加算回路７で加算することにより、垂直代表点間の
補間が行われる。そしてＬＰＦ　８により水平方向の補
間が行われ、該ＬＰＦ８よりコンバーゼンス補正波形が
出力される。ここで補間係数Ｋ及び（１−Ｋ）は垂直ア
ドレスカウンタ２より、垂直代表点間の走査線数をカウ
ントしたバイナリデータをＤＡＣ３０でＤＡ変換すこと
により補間係数Ｋを作り、さらに直流オフセット付反転
増幅器３１により補間係数Ｋを位相反転して、直流オフ
セットを与えることにより補間係数（１−Ｋ）を作る。

ここで直流オフセットはたとえば、補間係数ＫがＯ〜５
■まで変化するノコギリ波であった場合に補間係数にの
位相反転した信号を５〜０■まで一炭化するノコギリ波
にするためのものである。以上のようにコンバーゼンス
補正波形を画面各点での補正量を補正データとし持つこ
とにより、任意の波形を発生することができ高精度のコ
ンバーゼンス補正を行うことができる。

〔発明が解決しようとする問題点〕

上記従来技術によるディジタルコンバーゼンス補正回路
は１台のディスプレイ装置で偏向周波数を切り換えて使
う場合については配慮されていなかった。この理由を説
明するために第６図、第７図に第５図で示した水平アド
レスカウンタ１と垂直アドレスカウンタ２の具体的構成
を示す。

第６図は水平方向のアドレスを発生させる水平アドレス
カウンタのブロック図であって、４０は周波数逓倍回路
、４１はカウンタである。同図において、水平偏向周波
数ｆＨをＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄ　Ｌｏｏｐ　
）回路を用いた周波数逓倍回路４０により、ｆＨをｎ逓
倍した信号を作り出し、この信号をカウンタ４１でカウ
ントすることにより水平方向のアドレスを発生する。

第７図は垂直方向のアドレスを発生する垂直アドレスカ
ウンタのブロック図であって、４２゜４３はカウンタで
ある。同図において、カウンタ４２によりＨＢ　Ｌ　Ｋ
をカウントして第４図の垂直方向調整点周期のパルスを
出力する。このパルスをカウンタ４３でカウントするこ
とにより、カウンタ４３のバイナリ出力には垂直方向の
アドレスが出力される。またカンウタ４２のバイナリ出
力をＤＡ変換することにより垂直調整点間隔を周期とす
るノコギリ波を得ることができ、このノコギリ波を補間
係数にとして使用している。

まず第６図に示した水平アドレスカウンタは、ＰＬＬを
用いた周波数逓倍回路を使用しているため逓倍数ｎはｆ
、ｌに関係なく一定とすることができ、発生する水平方
向のアドレスは常に同一画面位置に対応してしている。

しかし第７図に示した垂直方向のアドレスは、ＨＢＬＫ
をカウントするカウンタ４２の出力をカウンタ４３でカ
ウントし、このバイナリ出力を用いているため、偏向固
練数が変った場合、つまり走査線数が変わった場合、同
一画面位置に対応しなくなる。この場合カウンタ４２の
カウント数ｍを変更することにより、垂直方向のアドレ
スを同一画面位置に対応することが可能となる。しかし
、カウンタ４２のバイナリ出力をＤＡ変換して補間係数
Ｋを作り出しているため、カウンタ４３のカウント数ｍ
を変更すると、補間係数にの振幅が変化してしまい、コ
ンバーゼンス補正ができなくなるという問題があった。

本発明は、偏向周波数を切り換えて使うディスプレイ装
置において、偏向周波数にかかわらず良好なコンバーゼ
ンス補正を行うディジタルコンバーゼンス補正回路を提
供することを目的とする。

〔問題点を解決するための手段〕

上記目的は、偏向周波数を切り換えた時に、メモリに記
憶される代表点での補正データを同一画面位置に再配置
し、偏向周波数にかかわらず補間係数信号の振幅を一定
に保つことにより、達成される。

〔作用〕

画面同一位置でのコンバーゼンス補正量は、偏向周波数
によらず一定である。これに基づき本発明で前記第７図
に示した垂直アドレスカウンタにおけるカウンタ４２の
カウント数設定を変えることにより、偏向周波数が変っ
た場合でも画面同一位置に代表点を置くことが可能とな
る。そしてこのカウンタ４２のバイナリ出力をＤＡ変換
して作り出す補間係数にの振幅をカウンタ４２のカウン
ト数の設定によらず一定振幅に制御する。この制御はカ
ンウタ４２のバイナリ出力を、ＭＤＡＣでＤＡ変換し、
これにより得られた信号の振幅を検出して上記ＭＤＡＣ
の乗算入力を制御することにより、補間係数にの振巾は
カウンタ３２のカウント数設定値によらず一転振幅とな
る。以上によりコンバーゼンス補正は偏向周波数によら
ず良好に保たれるよう動作する。

〔実施例〕

以下、本発明の実施例を第１図、第２図、第３図により
説明する。

第１図は本発明によるディジタルコンバーゼンス補正回
路の一実施例を示すブロック図であって、１は水平アド
レスカウンタ、２は垂直アドレスカウンタ、３はメモリ
、４は補間係数回路、５，６はＭＤＡＣ，７は加算回路
、８はＬＰＦである。

同図において、該回路全体の動作原理は、従来例と同様
であるため説明を省略する。ここでは前記従来例と異な
る垂直アドレスカウンタ２と補間係数回路４について述
べる。以下の説明の中でＨＢＬＫは水平ブランキング信
号を示すが、水平同期信号等の水平周期の信号を使って
動作させることも可能である。またＶＢＬＫは垂直ブラ
ンキング信号を示すが、垂直同期信号等の垂直周期の信
号を使って動作させることも可能である。

まず垂直アドレスカウンタ１について、第２図に示した
ブロック図を用いて説明する。

第２図は第１図における垂直アドレスカウンタのブロッ
ク図であって、１０はプリセッタブルカウンタ、１１は
単安定マルチパイプレーク（モノマルチ）、１２はＯＲ
回路、１３はマルチプレクサ、１４．１５はレジスタ、
１６はカウンタである。同図において、プリセッタブル
カウンタ１０はＨＢＬＫをカウントしバイナリ出力を補
間係数回路に与える。モノマルチ１１はＶＢＬＫを短か
いパルス幅に整形するものであり、この整形された出力
を、ＯＲ回路１２、マルチプレクサ１３の切り換え制御
端子、カウンタ１６のリセット端子Ｒに入力する。マル
チプレクサ１３はプリセッタブルカウンタ１０のプリセ
ットデータ供給方向切り換えを行うものであり、マルチ
プレクサ１３の切り換え制御端子がハイレベル＃Ｈ“の
ときにレジスタ１４に設定されたデータを選択して、ロ
ーベル“し“のときにレジスタ１５に設定されたデータ
を選択する。プリセッタブルカウンタ１０のプリセット
データ格納制御端子ＰにはＯＲ回路１２により、プリセ
ッタブルカウンタのりップルキャリとモノマルチ１１の
出力とのＯＲを取った信号を入力する。これにより、モ
ノマルチ１１の出力がＨ″の期間、つまり、ＨＢ　Ｌ　
Ｋの始まりの期間でレジスタ１４に設定されたデータが
プリセッタブルカウンタ１０に格納され、以後のＨＢＬ
Ｋが入力されるまではレジスタ１５に設定されたデータ
がプリセッタブルカウンタ１０のリップルキャリ出力時
に格納される。したがって、プリセッタブルカウンタ１
０のリップルキャリはレジスタ１４の設定値によりＶＢ
ＬＫの始まりから第１番目のリップルキャリが出力され
るまでの周期が設定され、レジスタ１５の設定値により
第１番目のりップルキャリ以降のリップルキャリ出力周
期が設定される。そしてカウンタ１６はブリセックプル
カウンタ１０のリップルキャリをカウントすることによ
り、垂直方向のメモリアドレスを発生する。以上により
、偏向周波数が変化した場合、レジスタ１４とレジスタ
１５の設定値を変えることにより、水平あるいは垂直偏
向周波数が異なる場合、つまり走査線数が異なる場合で
も、画面同一位置に垂直方向の代表点を持っていくこと
が可能となる。

次に、第１図の補間係数回路４について第３図を用いて
説明する。

第３図は補間係数回路を示すブロック図であって、２０
はＭＤＡＣ，２１，２３はクランプ回路（ＣＬＭＰ）　
、２２は反転増幅回路、２４は積分回路、２５は比較増
幅回路、２６は基準電圧源である。同図において、ＭＤ
ＡＣ２０のバイナリ入力には第２図で示したブリセック
プルカウンタ１０のバイナリ出力を供給することにより
、水平周期の階段状に変化するノコギリ波を出力する。

このノコギリ波の周期は前記プリセッタブルカウンタ１
０のリップルキャリと同一周期である。このノコギリ波
をクランプ回路２１及び電圧利得１倍の反転増幅器２２
で位相反転した信号をクランプ回Ｐｉ２３に供給するこ
とにより、グランドレベルにクランプされたノコギリ波
を作る。このクランプされたノコギリ波がそれぞれ補間
係数Ｋ及び（１−Ｋ）に当たり、クランプ回路２１から
出力されるノコギリ波が補間係数にであり、クランプ回
路２３から出力されるノコギリ波が、補間係数（ｌ−Ｋ
）である。これらの補間係数信号の振幅は次に述べる積
分回路２４、比較増幅回路２５により制御される。クラ
ンプ回路２１のノコギリ波出力は積分回路２４により平
均直流レベルに変換され、比較増幅回路２５において基
準電圧源１６の電圧との比較を行う。そして比較増幅回
路２５の出力をＭＤＡＣ２０の乗算入力に入力すること
により、比較増幅器２５は積分回路２４の出力電圧と基
準電圧源２６の電圧が等しくなるようにＭＤＡＣ２０の
乗算係数を制御する。このためクランプ回路２１及び２
３から出力される補間係数波形の振幅は第２図のレジス
タの設定に関係なく一定振幅となる。

なお、本発明は前記実施例に説明したカラーブラウン管
を用いるディスプレイ装置に限らず、他の素子を用いる
ディスプレイ装置、あるいは撮像装置等にも適用できる
。

〔発明の効果〕

以上説明したように、本発明によれば、補間係数信号の
振幅は代表点間の走査線数によらず一定となる。このた
めディスプレイ装置の偏向周波数を切り換えた場合、コ
ンバーゼンス補正は代表点補正データを同一画面位置に
再配置することのみで対応が取れ、良好なコンバーゼン
ス補正を保つことができる。このことは１台のディスプ
レイ装置で偏向周波数を切り換えで使うことができるた
め、ディスプレイとしての汎用性が高く、また量産性に
向いており、コスト低減を図ることができるなど、上記
従来技術の欠点を除いて優れた機能のディジタルコンバ
ーゼンス補正回路を提供することができる。

【図面の簡単な説明】

第１図は本発明によるディジタルコンバーゼンス補正回
路の一実施例を示すブロック図、第２図は第１図におけ
る垂直アドレスカウンタのブロック図、第３図は第１図
における補間係数回路のブロック図、第４図はディジタ
ルコンバーゼンス補正回路の補正概念図、第５図は従来
技術によるディジタルコンバーゼンス補正回路のブロッ
ク図、第６図は従来技術における水平アドレスカウンタ
のブロック図、第７図は従来技術における垂直アドレス
カウンタのブロック図である。 １・・・・・・水平アドレスカウンタ、２・・・・・・
垂直アドレスカウンタ、３・・・・・・メモリ、４・・
・・・・補間係数回路、５，６．２０・・・・・・乗算
形Ｄ　Ａ変換器、７・・・・・・加算回路、８・・・・
・・ローパスフィルタ、１０・旧・・プリセッタブルカ
ウンタ、１１・・・・・・モノマルチ、１２・・・・・
・ＯＲ回路、１３・・・・・・マルチプレクサ、１４．
１５・・・・・・レジスタ、１６・・・・・・カウンタ
、２１、　　２３・・・・・・クランプ回路、２２・・
・・・・反転増幅回路、２４・・・・・・積分回路、２
５・・・・・・比較増幅回路、２６・・・・・・基準電
圧源。 范１図 １　：水平アトしスカウンタ ２：生血アドレスカつン夕 ３：メモリ　　　　　゛ ４：補間係数回路 ５．６二乗１１１　ＤＡ　２ｍＲ ７：　７Ｉｎ算回路 ８；　ローλス刀ルタ ＨＢＬＫ　：水平１ラン今ング信ろ ＶＢＬＫ　：　！ｌ！直ブランキング４号第２図 第３図 范４図 范５図

Claims (1)

【特許請求の範囲】
1. １、画面を水平方向及び垂直方向の任意の数に升目状に
   分割した分割交点上の代表点のコンバーゼンス補正量を
   補正データとしてディジタル的に記憶させる記憶回路と
   、記憶回路の補正データを読出すためのアドレスカウン
   タと、補間係数回路と、記憶回路から読出した補正デー
   タと補間係数回路から発生した補間係数とを補間演算す
   る第１の乗算形ディジタル・アナログ変換器とを具備す
   るディジタルコンバーゼンス補正回路において、前記補
   間係数回路は補間係数を発生する第２の乗算形ディジタ
   ル・アナログ変換器とクランプ回路と積分回路及び比較
   増幅器を有し、前記第２の乗算形ディジタル・アナログ
   変換器は、前記アドレスカウンタから得られる前記代表
   点間の走査線のカウント出力をアナログ値に変換し、こ
   のアナログ値を前記クランプ回路と積分回路を通して前
   記比較増幅器で基準電圧と比較した出力でその出力振幅
   を制御することによつて偏向周波数によらず一定の振幅
   の補間係数を前記第一の乗算形ディジタル・アナログ変
   換器に与えるように構成したことを特徴とする、ディジ
   タルコンバーゼンス回路。