JPS62290127A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS62290127A JPS62290127A JP13321186A JP13321186A JPS62290127A JP S62290127 A JPS62290127 A JP S62290127A JP 13321186 A JP13321186 A JP 13321186A JP 13321186 A JP13321186 A JP 13321186A JP S62290127 A JPS62290127 A JP S62290127A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- hydrofluoric acid
- oxide film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 49
- 239000000126 substance Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 18
- 239000011229 interlayer Substances 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 2
- 229910008479 TiSi2 Inorganic materials 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 13
- 239000010410 layer Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 241000283707 Capra Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
３、発明の詳細な説明
［発明の目的］
（産業上の利用分野）
本発明は半導体装置の製造方法に係り、特に下地となる
導電膜上の層間絶縁膜にコンタクトホールを形成してア
ルミニウム膜のコンタクトを形成するコンタクト形成方
法に関する。[Detailed Description of the Invention] 3. Detailed Description of the Invention [Object of the Invention] (Industrial Field of Application) The present invention relates to a method of manufacturing a semiconductor device, and particularly relates to a method for manufacturing a semiconductor device, and in particular, a method for manufacturing a semiconductor device, and in particular, a method for manufacturing a semiconductor device. The present invention relates to a contact forming method for forming an aluminum film contact by forming a hole.
（従来の技術）
半導体装置の＃！造に際して、半導体基板上の絶Ｒ膜に
コンタクトホールを開孔したのち，アルミニウム膜をス
パッタリング形成することによって、アルミニウム膜を
コンタクトホール底面部（コンタクト面）にコンタクト
させる場合，辿常はアルミニウム膜スパンタリングの前
処理として、コンタクト面だ成長した自然酸化膜等のよ
うな不純物を弗酸系の薬品により洗浄して除去しておく
ことによって、コンタクト面で電気的に良好なコンタク
トを得ることが行なわれている。しかし、この方法は、
弗酸（ＨＦ）とか弗化アンモニウム（ＮＨ４Ｆ）などの
弗酸系の薬品によるエツチングを受は易い耐弗酸系薬品
性の極めて低い材料（たとえばチタンシリサイド’ｒｔ
ｓｔ２等）からなる導電膜上で絶縁膜にコンタクトホー
ルを開孔してアルミニウム膜とのコンタクトをとる場合
に、下地導電膜のサイドエツチングが生じ、このエツチ
ングが著しい場合には下地導電膜が無くなってしまうな
どの問題がある。このような問題は、たとえば半導体集
積回路の製造に際してＭＯＳ ）ランジスタを形成する
場合、そのドレイン領域（不純物拡散領域）上とかポリ
シリコンダート電極上に低抵抗のＴｉＳｉ２膜を形成し
、この’ｒ＋ｓｓ２膜上の絶縁膜にアルミニウム配線と
のコンタクトをとるためのコンタクトホールを開孔した
場合に生じる。即ち、第２図（ａ）において、１は半導
体基板、２は素子分離用酸化膜、３は不純物拡散層、４
はこの不純物拡散層３上に形成された’ｒｔｓｔ２膜、
ＳＦｉ層間絶縁膜であり、この層間絶縁膜５にコンタク
トホール６を開孔した場合、コンタクト面に自然酸化１
ｋＬ７が成長する。(Prior art) # of semiconductor devices! During fabrication, when a contact hole is formed in an isolated R film on a semiconductor substrate and an aluminum film is sputtered to contact the bottom of the contact hole (contact surface), the aluminum film is usually spanned. As a pretreatment for taring, impurities such as a native oxide film that has grown on the contact surface are removed by cleaning with a hydrofluoric acid-based chemical to obtain good electrical contact on the contact surface. It is. However, this method
Materials with extremely low resistance to hydrofluoric acid chemicals (for example, titanium silicide
When making contact with the aluminum film by drilling a contact hole in the insulating film on the conductive film made of (ST2, etc.), side etching of the underlying conductive film occurs, and if this etching is significant, the underlying conductive film may disappear. There are problems such as getting lost. Such a problem can be solved by forming a low-resistance TiSi2 film on the drain region (impurity diffusion region) or polysilicon dirt electrode, for example, when forming a MOS transistor in the manufacture of semiconductor integrated circuits, and this 'r+ss2 film. This occurs when a contact hole is formed in the upper insulating film to make contact with the aluminum wiring. That is, in FIG. 2(a), 1 is a semiconductor substrate, 2 is an oxide film for element isolation, 3 is an impurity diffusion layer, and 4 is a semiconductor substrate.
is the 'rtst2 film formed on this impurity diffusion layer 3,
This is an SFi interlayer insulating film, and when a contact hole 6 is opened in this interlayer insulating film 5, natural oxidation 1 is formed on the contact surface.
kL7 grows.
次に、第２図（ｂ）に示すように層間絶縁膜５上にス・
母ツタリング方法によシアルミニウム膜８を形成する前
に、希弗酸溶液に浸漬して前記コンタクト面の自然酸化
膜２を除去すると、コンタクトホール底面部のＴｌＳｉ
２膜４が著しくエツチングされてサイドエツチングによ
る空隙部９が生じ、この空隙部９はアルミニウム膜８が
堆積されないでそのまま残ってしまうので異常放電の原
因になり、コンタクトの信頼性が低下する。また、上記
Ｔｉ５１２膜４がサイドエツチングにより除去されると
、Ｔｌ５１２膜４の形成目的が期待通りに達成されなく
なる。Next, as shown in FIG. 2(b), a strip is formed on the interlayer insulating film 5.
Before forming the sialuminium film 8 by the mother tuttering method, if the natural oxide film 2 on the contact surface is removed by immersion in a dilute hydrofluoric acid solution, the TlSi on the bottom of the contact hole is removed.
2 film 4 is significantly etched to form a void 9 due to side etching, and since the aluminum film 8 is not deposited on this void 9 and remains as it is, this causes abnormal discharge and reduces the reliability of the contact. Furthermore, if the Ti512 film 4 is removed by side etching, the purpose of forming the Ti512 film 4 will not be achieved as expected.
（発明が解決しようとする問題点）
本発明は、上記したように耐弗酸系薬品性が低い下地導
電膜上の絶縁膜にコンタクトホールを開孔してアルミニ
ウム膜の堆積形成を行なう前にコンタクト面の自然酸化
膜を弗酸系薬品処理により除去する際に下地溝１！膜の
サイドエツチングが生じるという問題点を解決すべくな
されたもので、上記弗酸系薬品処理による下地導電膜の
サイドエツチングを防止可能であり、アルミニウム膜の
堆積形成によってコンタクトホール底面部で信頼性の高
いコンタクトを得ると共に下地溝ｔａの形成目的が阻害
されることのない半導体装置の製造方法を提供すること
を目的とする。(Problems to be Solved by the Invention) As described above, the present invention is directed to forming a contact hole in an insulating film on a base conductive film that has low resistance to hydrofluoric acid chemicals before depositing an aluminum film. Base groove 1 when removing the natural oxide film on the contact surface using hydrofluoric acid-based chemical treatment! This was developed to solve the problem of side etching of the film.It is possible to prevent the side etching of the underlying conductive film caused by the hydrofluoric acid-based chemical treatment, and to improve reliability at the bottom of the contact hole by depositing an aluminum film. It is an object of the present invention to provide a method for manufacturing a semiconductor device that provides a high level of contact and does not impede the purpose of forming a base trench ta.
［発明の構成］
（問題点を解決するための手段）
本発明の半導体装置の製造方法は、半導体基板上の層間
絶縁膜のうち下地として耐弗酸系薬品性が低い導１！膜
が形成されている部分にコンタクトホールを形成し、上
記コンタクトホールの側壁に弗酸系薬品に対してエツチ
ングマスク作用を有する保１［を形成したのち上記コン
タクトホールの内面を弗酸系薬品処理により洗浄し、こ
ののち眉間絶縁膜上に配線用４電膜をスパッタリングす
ることを特徴とする。[Structure of the Invention] (Means for Solving the Problems) The method for manufacturing a semiconductor device of the present invention uses conductor 1, which has low resistance to hydrofluoric acid chemicals, as a base of an interlayer insulating film on a semiconductor substrate. A contact hole is formed in the area where the film is formed, and after forming a layer 1 on the side wall of the contact hole that has an etching mask effect against hydrofluoric acid-based chemicals, the inner surface of the contact hole is treated with a hydrofluoric acid-based chemical. The method is characterized in that a four-electrode film for wiring is sputtered on the glabella insulating film.
（作用）
コンタクトホール内面を弗酸系薬品処理により洗浄する
際、予めコンタクトホール側壁に形成しておく保護膜の
マスク作用によって下地導電膜のサイドエツチングが防
止される。(Function) When cleaning the inner surface of the contact hole by hydrofluoric acid-based chemical treatment, side etching of the underlying conductive film is prevented by the masking effect of the protective film previously formed on the side wall of the contact hole.
したがって、このサイドエツチングに起因する種々の問
題点、つまシ下地導Ｎ、膜の形成目的の阻害とか、コン
タクト部周辺に生じる空隙部における異常放電などが発
生する余地はない。Therefore, there is no room for various problems caused by this side etching, such as interference with the purpose of forming the shim base conductor and film, or abnormal discharge in the voids generated around the contact portions.
（実施例）
以下、図面を参照して本発明の一笑九例ケ詳細に説明す
る。(Example) Hereinafter, nine examples of the present invention will be described in detail with reference to the drawings.
第１図（、）乃至（ｅ）は１本発明の一実施例に係る半
導体集積回路の製造方法におけるアルミニウム膜コンタ
クトの形成工程の各段階での半導体ウエノ・、面構造を
示している。即ち、先ず第１図（ａｌに示すように、半
導体基板１の光面に素子分離領域用の膜厚５ｏｏｏＸの
フィールド酸化膜２およびＭＯＳトランジスタのドレイ
ン領域（またはソース領域）用の不純物拡散層３を形成
する。次に、不純物拡″散層３上に低抵抗の’ｒｔｓｔ
２膜４を５００Ｘの膜厚となるように形成する。なお、
この工程に前後してチャネル領域上にグー、化ｍを介し
てヂリシリコングート電極を形成する。次に、半導体基
板１上の全面にＣＶＤ法（化学的気相成長法）により層
間絶縁膜（たとえば５ｔｏ２膜）５を１００００Ｘの膜
厚となるように形成する。次に、写真蝕刻法により層間
絶縁膜５上にコンタクトホール用のパターンを形成した
のち、コンタクト面形成予定部分を露出するようにコン
タクトホール６を開孔する。1(a) to (e) show the surface structure of a semiconductor wafer at each stage of the step of forming an aluminum film contact in a method of manufacturing a semiconductor integrated circuit according to an embodiment of the present invention. That is, first, as shown in FIG. 1 (al), a field oxide film 2 with a thickness of 500X for an element isolation region and an impurity diffusion layer 3 for a drain region (or source region) of a MOS transistor are formed on the optical surface of a semiconductor substrate 1. Next, low resistance 'rtst' is formed on the impurity diffusion layer 3.
2 film 4 is formed to have a film thickness of 500X. In addition,
Before and after this step, a silicon goat electrode is formed on the channel region via goo and chemical. Next, an interlayer insulating film (for example, a 5to2 film) 5 is formed to a thickness of 10000X over the entire surface of the semiconductor substrate 1 by CVD (chemical vapor deposition). Next, a pattern for a contact hole is formed on the interlayer insulating film 5 by photolithography, and then a contact hole 6 is opened so as to expose a portion where a contact surface is to be formed.
このコンタクトホール６の底面には１次の工程までの間
に通常は５０Ｘ以下の膜厚の自然酸化膜７が成長する。On the bottom of this contact hole 6, a natural oxide film 7 with a thickness of usually 50X or less is grown up to the first step.
次に、ＣＶＤ法により前記層間絶縁膜５上の全面Ｋ ５
１０２ Ｊｌｉ （ＣＶＤ 酸化ＦＡ） １０を２００
０Ｘの膜厚となるように形成する。これによって。Next, the entire surface K 5 on the interlayer insulating film 5 is removed by CVD method.
102 Jli (CVD oxidation FA) 10 to 200
It is formed to have a film thickness of 0X. by this.
コンタクトホール６の内面（側壁および底面）にもＣ■
酸化ＶＡ１ｏ’が堆積される。次に、異方性エツチング
方法、たとえばＲＩＥ法（反応性イオンエツチング法）
により前記ＣＶＤ酸化膜１０を除去するように基板上面
全面をエツチングする。このと″き、第１図（ｂ）に示
すように、コンタクトホール６の側壁にだけ前記ＣＶＤ
酸化膜１０′が残る。次に、基板全体を弗酸系薬品溶液
（たとえば希弗酸溶１′ｅｊ、）に浸漬して前記コンタ
クトホール内面を洗浄し。The inner surface (side wall and bottom surface) of contact hole 6 is also C
Oxidized VA1o' is deposited. Next, an anisotropic etching method, such as RIE method (reactive ion etching method)
The entire upper surface of the substrate is etched to remove the CVD oxide film 10. At this time, as shown in FIG. 1(b), the CVD is applied only to the side wall of the contact hole 6.
An oxide film 10' remains. Next, the entire substrate is immersed in a hydrofluoric acid-based chemical solution (for example, dilute hydrofluoric acid solution 1'ej) to clean the inner surface of the contact hole.
自然酸化膜７を除去する。このとき、第１図（ｃ）に示
すように、コンタクトホール６の側壁に残っているＣＶ
Ｄ酸化膜１０′が弗酸系薬品溶液によるエツチングに対
する保護膜として作用するので、 ’ｒｔｓ＋２膜４の
サイドエツチングは生じない。したがって、こののち前
記層間絶縁膜５上にたとえばス・にツタリング法により
アルミニウム膜を堆積形成すると、コンタクトホール底
面のコンタクト面においてアルミニウム膜のコンタクト
が良好な状態で得られるようにな９、信頼性の高いコン
タクトが実現される。Natural oxide film 7 is removed. At this time, as shown in FIG. 1(c), the CV remaining on the side wall of the contact hole 6
Since the D oxide film 10' acts as a protective film against etching by the hydrofluoric acid chemical solution, side etching of the 'rts+2 film 4 does not occur. Therefore, if an aluminum film is then deposited on the interlayer insulating film 5 by, for example, a sintering method, a good contact with the aluminum film can be obtained on the contact surface at the bottom of the contact hole. A high level of contact is achieved.
上述した実施例によるコンタクト形成方法によれば、耐
弗酸系薬品性が低い導電膜上の層間絶縁膜にコンタクト
ホールを開孔したのち、そのコンタクトホール底面に成
長している自然酸化膜を弗酸系薬品処理によシ除去する
前にコンタクトホール側壁に上記弗酸系薬品によるエツ
チングに対するマスク作用を有する保護膜（本例ではＣ
ＶＤ酸化膜１ｏ’ ）を形成しておくことによって、前
記耐弗酸系薬品性の低い導電膜のサイドエツチングを防
止することができる。したがって、こののち１層間絶縁
膜上にアルミニウム膜の堆積形成を行なうことによって
、コンタクトホール底面におけるコンタクトを良好な状
態で得ることができる。この場合、下地導電膜のサイド
エツチングが生じることはないので、前記導電膜の形成
目的（たとえば不純物拡散層上に形成することによって
配線の低抵抗化すること）を阻害することはなく、コン
タクト部周辺にサイドエツチングによる空隙部（第１図
すの９）が生じることもないので異常放電が生じること
もない。According to the contact forming method according to the embodiment described above, after a contact hole is formed in an interlayer insulating film on a conductive film with low resistance to hydrofluoric acid chemicals, the natural oxide film growing on the bottom of the contact hole is Before removal by acid-based chemical treatment, a protective film (in this example, C
By forming the VD oxide film 1o'), side etching of the conductive film having low resistance to hydrofluoric acid chemicals can be prevented. Therefore, by subsequently depositing an aluminum film on the first interlayer insulating film, a good contact can be obtained at the bottom of the contact hole. In this case, side etching of the underlying conductive film does not occur, so the purpose of forming the conductive film (for example, lowering the resistance of wiring by forming it on an impurity diffusion layer) is not hindered, and the contact portion Since no voids (see 9 in Figure 1) are formed around the periphery due to side etching, no abnormal discharge occurs.
［発明の効果コ
上述したように本発明の半導体装置の製造方法によれば
、耐弗酸系薬品性が低い下地導１Ｍ、膜上の層間絶縁膜
にコンタクトホールを開孔シ、コンタクトホール内面を
弗酸系薬品処理により洗浄したのち上層配線用導電膜の
堆積形成を行なうことによって、コンタクトをとる際、
上記コンタクトホール内面の洗浄前にコンタクトホール
側壁に弗酸系薬品に対するエツチングマスク作用を有す
る保護膜を形成することによって、下地導電膜のサイド
エツチングを防ぐことができる。したがって、下地導電
膜の形成目的を阻害することもなく、サイドエツチング
による空隙が生じないので、それに起因する異常放電が
生じることもなく、信頼性の高いコンタクトが得られる
ようになる。[Effects of the Invention] As described above, according to the method of manufacturing a semiconductor device of the present invention, a contact hole is formed in the interlayer insulating film on the base conductor 1M, which has low resistance to hydrofluoric acid chemicals, and the inner surface of the contact hole is After cleaning with a hydrofluoric acid-based chemical treatment, a conductive film for upper layer wiring is deposited to make contact.
By forming a protective film having an etching mask effect against hydrofluoric acid chemicals on the side wall of the contact hole before cleaning the inner surface of the contact hole, side etching of the underlying conductive film can be prevented. Therefore, the purpose of forming the base conductive film is not hindered, and since no voids are formed due to side etching, no abnormal discharge occurs due to this, and a highly reliable contact can be obtained.
第１図（、）乃至（ｃ）は本発明の一実施例に係る半導
体集積回路におけるＭＯＳトランジスタ用コンタクトホ
ールの形成方法による各工程での半導体ウェハ断面構造
を示す図、第２図（ａ）及び（ｂ）は半導体基板上の層
間絶縁膜のうち耐弗酸系薬品性の低い導電膜を下地とす
る部分に従来のコンタクトホール形成方法を適用した場
合における各工程での半導体ウェハ断面構造を示す図で
ある。
１・・・半導体基板、３・・・不純物拡散層領域、４・
・・下地導電膜（Ｔｌ５Ｉ２膜）、５・・・層間絶縁膜
、６・・・コンタクトホール、７・・・自然酸化膜、８
・・・アルミニウム膜、１０・・・保ｉ！！膜、１０′
・・・コンタクトホール側壁に残った保護膜。
出願人代理人 弁理士 鈴 江 武 彦１ 図1(a) to 1(c) are diagrams showing the cross-sectional structure of a semiconductor wafer at each step of a method for forming a contact hole for a MOS transistor in a semiconductor integrated circuit according to an embodiment of the present invention, and FIG. 2(a) and (b) shows the cross-sectional structure of the semiconductor wafer at each step when the conventional contact hole formation method is applied to the part of the interlayer insulating film on the semiconductor substrate that is based on a conductive film with low resistance to hydrofluoric acid chemicals. FIG. DESCRIPTION OF SYMBOLS 1... Semiconductor substrate, 3... Impurity diffusion layer region, 4...
... Base conductive film (Tl5I2 film), 5... Interlayer insulating film, 6... Contact hole, 7... Natural oxide film, 8
...aluminum film, 10...keep i! ! membrane, 10'
...Protective film remaining on the side wall of the contact hole. Applicant's agent Patent attorney Takehiko Suzue 1 Figure
Claims (3)
酸系薬品性が低い導電膜が形成されている部分にコンタ
クトホールを形成する工程と、次に上記コンタクトホー
ルの側壁に弗酸系薬品に対してエッチングマスク作用を
有する保護膜を形成する工程と、次に弗酸系薬品処理に
より前記コンタクトホールの内面を洗浄する工程と、次
に前記層間絶縁膜上に配線用導電膜を堆積形成する工程
とを具備することを特徴とする半導体装置の製造方法。(1) Forming a contact hole in a portion of the interlayer insulating film on the semiconductor substrate where a conductive film with low resistance to hydrofluoric acid chemicals is formed as a base, and then forming a hydrofluoric acid-based A step of forming a protective film having an etching mask effect against chemicals, a step of cleaning the inner surface of the contact hole by treatment with a hydrofluoric acid-based chemical, and then depositing a conductive film for wiring on the interlayer insulating film. 1. A method of manufacturing a semiconductor device, comprising the step of forming a semiconductor device.
膜上に薄い酸化膜を堆積形成したのち等方性エッチング
方法により上記酸化膜のうち前記コンタクトホール側壁
の酸化膜以外の全部をエッチングすることを特徴とする
前記特許請求の範囲第１項記載の半導体装置の製造方法
。(2) In the step of forming the protective insulating film, a thin oxide film is deposited on the interlayer insulating film, and then all of the oxide film except for the oxide film on the side wall of the contact hole is etched using an isotropic etching method. A method of manufacturing a semiconductor device according to claim 1, characterized in that:
シリサイドであり、この導電膜はＭＯＳトランジスタの
ドレインあるいはソース用の不純物拡散領域上またはポ
リシリコンゲート上に形成されていることを特徴とする
前記特許請求の範囲第１項記載の半導体装置の製造方法
。(3) The material of the conductive film with low resistance to hydrofluoric acid chemicals is titanium silicide, and this conductive film is formed on the impurity diffusion region for the drain or source of the MOS transistor or on the polysilicon gate. A method for manufacturing a semiconductor device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13321186A JPS62290127A (en) | 1986-06-09 | 1986-06-09 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13321186A JPS62290127A (en) | 1986-06-09 | 1986-06-09 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62290127A true JPS62290127A (en) | 1987-12-17 |
Family
ID=15099324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13321186A Pending JPS62290127A (en) | 1986-06-09 | 1986-06-09 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62290127A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6457717A (en) * | 1987-08-28 | 1989-03-06 | Nec Corp | Manufacture of semiconductor device |
-
1986
- 1986-06-09 JP JP13321186A patent/JPS62290127A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6457717A (en) * | 1987-08-28 | 1989-03-06 | Nec Corp | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2597022B2 (en) | Method of forming element isolation region | |
| JPS6340337A (en) | Method of isolating integrated circuit | |
| JPS58202545A (en) | Manufacture of semiconductor device | |
| JPH0677428A (en) | Semiconductor memory and manufacture thereof | |
| JP3407023B2 (en) | Method for manufacturing semiconductor device | |
| JPS5898943A (en) | Manufacture of semiconductor device | |
| JPS62290127A (en) | Manufacture of semiconductor device | |
| JP2005012104A (en) | Semiconductor device and its manufacturing method | |
| JP2002026309A (en) | Manufacturing method of field-effect transistor | |
| JP3449137B2 (en) | Method for manufacturing semiconductor device | |
| KR100347149B1 (en) | Manufacturing method for semiconductor device | |
| KR100265839B1 (en) | Metal wiring method for semiconductor device | |
| KR960016230B1 (en) | Contact hole forming method | |
| KR0161727B1 (en) | Element isolation method of semiconductor device | |
| KR100334390B1 (en) | Manufacturing method for dual gate oxide | |
| KR100335130B1 (en) | Semiconductor Device and Method the Same | |
| KR100223586B1 (en) | Rounding manufacturing process of lower part of trench | |
| JPH0448644A (en) | Manufacture of semiconductor device | |
| KR950013791B1 (en) | Making method of gate electrode on the buried contact | |
| JPS63257244A (en) | Semiconductor device and manufacture thereof | |
| JPH0358179B2 (en) | ||
| KR19990029508A (en) | A method of forming a narrow silicon thermal oxide side insulating region in a semiconductor substrate, and a MOS semiconductor device manufactured by the method | |
| JPS63170922A (en) | Wiring method | |
| JPS62190849A (en) | Semiconductor device and manufacture thereof | |
| JPS61158173A (en) | Manufacture of bipolar-type transistor |