JPS6228890B2 - - Google Patents
Info
- Publication number
- JPS6228890B2 JPS6228890B2 JP7238480A JP7238480A JPS6228890B2 JP S6228890 B2 JPS6228890 B2 JP S6228890B2 JP 7238480 A JP7238480 A JP 7238480A JP 7238480 A JP7238480 A JP 7238480A JP S6228890 B2 JPS6228890 B2 JP S6228890B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- voltage
- resistor
- load resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000001629 suppression Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/002—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general without controlling loop
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、たとえば、テレビジヨン受像機の
自動利得制御回路（以下「AGC回路」という。）
に用いられる増幅器に関するもので、AGC回路
において生ずるロツク現象（AGC回路が正帰還
になること）を防止したものである。
自動利得制御回路（以下「AGC回路」という。）
に用いられる増幅器に関するもので、AGC回路
において生ずるロツク現象（AGC回路が正帰還
になること）を防止したものである。
従来、一般にテレビジヨン受像機のAGC回路
の増幅部に用いられている増幅器を第１図に示
す。以下、この回路について図面と対照して説明
する。
の増幅部に用いられている増幅器を第１図に示
す。以下、この回路について図面と対照して説明
する。
１０３は電源電圧が印加される電源端子、１０
５は接地端子、１０２はバイアス端子で、このバ
イアス端子１０２にはバイアス電源１６からある
一定電圧ＶBが与えられる。１０１は入力端子、
１０４は出力端子である。NPN形トランジスタ
１，２は、エミツタ抵抗体１１および負荷抵抗体
１２とともに差動増幅回路１７を構成する。
５は接地端子、１０２はバイアス端子で、このバ
イアス端子１０２にはバイアス電源１６からある
一定電圧ＶBが与えられる。１０１は入力端子、
１０４は出力端子である。NPN形トランジスタ
１，２は、エミツタ抵抗体１１および負荷抵抗体
１２とともに差動増幅回路１７を構成する。
上記差動増幅回路１７のトランジスタ１のコレ
クタは出力回路１８のPNP形出力トランジスタ３
のベースに接続され、トランジスタ３のエミツタ
は抵抗体１３、電源端子１０３を介して電源に接
続され、これにより、負荷抵抗体１２が出力トラ
ンジスタ３のエミツタ・ベース間に接続される。
上記トランジスタ３のコレクタは抵抗体１４、接
地端子１０５を介して接地され、上記トランジス
タ３のコレクタより出力を取り出している。
クタは出力回路１８のPNP形出力トランジスタ３
のベースに接続され、トランジスタ３のエミツタ
は抵抗体１３、電源端子１０３を介して電源に接
続され、これにより、負荷抵抗体１２が出力トラ
ンジスタ３のエミツタ・ベース間に接続される。
上記トランジスタ３のコレクタは抵抗体１４、接
地端子１０５を介して接地され、上記トランジス
タ３のコレクタより出力を取り出している。
いま、入力端子１０１の電圧V1を0Vから上げ
ていくと、トランジスタ２のベース電圧ＶBにな
るまで、トランジスタ１はOFFであり、ａ点の
電圧は電源端子１０３から印加される電源電圧
Vccに等しく、同時に出力トランジスタ３もOFF
し、出力端子１０４は0Vに等しい。さらに入力
電圧V1を上げていくと、トランジスタ２のベー
ス電圧ＶB以上になる点でトランジスタ１がONす
る。このとき、出力端子１０４に十分大きな出力
電圧が得られるよう、すなわちトランジスタ３が
飽和まで追い込まれるよう、抵抗体１１，１２，
１３，１４の各抵抗値が設定されている。
ていくと、トランジスタ２のベース電圧ＶBにな
るまで、トランジスタ１はOFFであり、ａ点の
電圧は電源端子１０３から印加される電源電圧
Vccに等しく、同時に出力トランジスタ３もOFF
し、出力端子１０４は0Vに等しい。さらに入力
電圧V1を上げていくと、トランジスタ２のベー
ス電圧ＶB以上になる点でトランジスタ１がONす
る。このとき、出力端子１０４に十分大きな出力
電圧が得られるよう、すなわちトランジスタ３が
飽和まで追い込まれるよう、抵抗体１１，１２，
１３，１４の各抵抗値が設定されている。
いま、それぞれの抵抗体１１，１２，１３，１
４の抵抗値をR11，R12，R13，R14、出力トランジ
スタ３のエミツタ・ベース間電圧をＶBE、その電
流増幅率をβとすると、抵抗体１２による電圧降
下をV12とし、出力端子１０４の電圧をV0とすれ
ば、 V0＝Ｒ１４／Ｒ１３（V12−ＶBE）（β／β＋１） となる。出力トランジスタ３が飽和するまで入
力端子１０１の電圧V1を更に上げていくと、飽
和した直後に出力端子１０４の電圧V0が最大と
なる。
４の抵抗値をR11，R12，R13，R14、出力トランジ
スタ３のエミツタ・ベース間電圧をＶBE、その電
流増幅率をβとすると、抵抗体１２による電圧降
下をV12とし、出力端子１０４の電圧をV0とすれ
ば、 V0＝Ｒ１４／Ｒ１３（V12−ＶBE）（β／β＋１） となる。出力トランジスタ３が飽和するまで入
力端子１０１の電圧V1を更に上げていくと、飽
和した直後に出力端子１０４の電圧V0が最大と
なる。
さらに、入力電圧V1を上げていくと、PNPト
ランジスタ３の飽和度が強まり、このトランジス
タ３の電流増幅度βは小さくなる。すなわち、飽
和すると出力トランジスタ３のベースからトラン
ジスタ１のコレクタに流れ込むベース電流が大き
くなる。したがつて、このベース電流の増加分に
よる抵抗体１３での電圧降下分だけ出力電圧V0
は小さくなることになる。この出力電圧V0の特
性を第２図に示す。出力電圧V0が下がる領域Ａ
に動作点が入つてしまうと、AGCループの働き
により、出力電圧V0を大きくしようとして入力
電圧V1が大きくなるので、AGCループが正帰還
となり抜け出せなくなる。つまりロツク現象を起
こすことになり、そのため、AGCループが不安
定になる。
ランジスタ３の飽和度が強まり、このトランジス
タ３の電流増幅度βは小さくなる。すなわち、飽
和すると出力トランジスタ３のベースからトラン
ジスタ１のコレクタに流れ込むベース電流が大き
くなる。したがつて、このベース電流の増加分に
よる抵抗体１３での電圧降下分だけ出力電圧V0
は小さくなることになる。この出力電圧V0の特
性を第２図に示す。出力電圧V0が下がる領域Ａ
に動作点が入つてしまうと、AGCループの働き
により、出力電圧V0を大きくしようとして入力
電圧V1が大きくなるので、AGCループが正帰還
となり抜け出せなくなる。つまりロツク現象を起
こすことになり、そのため、AGCループが不安
定になる。
この発明は簡単な構成で上記従来の欠点を解消
した増幅器を提供することを目的とする。
した増幅器を提供することを目的とする。
以下、この発明の実施例を図面にしたがつて説
明する。
明する。
第３図は第１の実施例を示し、同図においてト
ランジスタ１の負荷抵抗体１２に対して、この負
荷抵抗体１２の高電位側にアノードを、低電位側
にカソードをそれぞれ向けて順方向に直列接続さ
れた２個のダイオード５，６を並列接続し、負荷
抵抗体１２の一端であるａ点と、つまり低電位側
のダイオード６のカソードと、出力トランジスタ
３のベースとを電流抑制用の抵抗体１５を介して
接続している。その他は従来の回路と全く同じで
ある。
ランジスタ１の負荷抵抗体１２に対して、この負
荷抵抗体１２の高電位側にアノードを、低電位側
にカソードをそれぞれ向けて順方向に直列接続さ
れた２個のダイオード５，６を並列接続し、負荷
抵抗体１２の一端であるａ点と、つまり低電位側
のダイオード６のカソードと、出力トランジスタ
３のベースとを電流抑制用の抵抗体１５を介して
接続している。その他は従来の回路と全く同じで
ある。
入力端子１０１の電圧V1を0Vから上げていく
と、トランジスタ２のベース電圧ＶBになるま
で、ａ点の電圧は電源電圧Ｖccに等しく、出力ト
ランジスタ３はOFFし、出力電圧V0は0Vにな
る。トランジスタ２のベース電圧ＶB以上に入力
電圧V1が上がるとトランジスタ１がONして、ａ
点の電圧は下がつていくが、上記２個直列のダイ
オード５，６があるため、Vcc―2VBE以下になら
ない。すなわちａ点の電圧はVcc―2VBEに固定さ
れる。ここで、各ダイオード５，６の電圧を近似
的に出力トランジスタ３のエミツタ・ベース間の
電圧ＶBEに等しいとしている。すると、抵抗体１
３に流れる電流ieはつぎの式で表わされる。
と、トランジスタ２のベース電圧ＶBになるま
で、ａ点の電圧は電源電圧Ｖccに等しく、出力ト
ランジスタ３はOFFし、出力電圧V0は0Vにな
る。トランジスタ２のベース電圧ＶB以上に入力
電圧V1が上がるとトランジスタ１がONして、ａ
点の電圧は下がつていくが、上記２個直列のダイ
オード５，６があるため、Vcc―2VBE以下になら
ない。すなわちａ点の電圧はVcc―2VBEに固定さ
れる。ここで、各ダイオード５，６の電圧を近似
的に出力トランジスタ３のエミツタ・ベース間の
電圧ＶBEに等しいとしている。すると、抵抗体１
３に流れる電流ieはつぎの式で表わされる。
したがつて、出力電圧V0はR14・ie（β／β＋１）と
なる。上式において、入力電圧V1が変化すると
ダイオード５，６に流れる電流の大きさが変化す
るので、ＶBEの値が多少変化するが、飽和電流を
Is、直流電流値をIeとすると、ＶBE〓26ln（Ie／
Is）mVであるから、IeがI1mAからI2mAに変化
した場合、ＶBEの変化ΔＶBEは26ln（I1／I2）mV
になる。たとえば、I1＝0.15mA、I2＝0.65mAと
すると、ΔＶBE≒40mVである。したがつて、Ｖ
BEが変化した場合でも、電流抑制用の抵抗体１５
の抵抗値R15が十分大きければ、出力トランジス
タ３のベースからトランジスタ１のコレクタへ流
れ込む電流はわずかとなるので、抵抗体１３によ
る電圧降下は無視できるから、上記抵抗体１３に
流れる電流ieは、ie≒β＋１／Ｒ１５ＶBEとなる。その
結 果、出力電圧V0の変化ΔV0＝β＋１／Ｒ１５ΔＶBE・R1
4 は、β＝20，R14＝10KΩとすれば、ΔV0≒80mV
というわずかな値になる。つまり、出力電圧V0
は第４図に示すように、ほぼ一定となる。
ダイオード５，６に流れる電流の大きさが変化す
るので、ＶBEの値が多少変化するが、飽和電流を
Is、直流電流値をIeとすると、ＶBE〓26ln（Ie／
Is）mVであるから、IeがI1mAからI2mAに変化
した場合、ＶBEの変化ΔＶBEは26ln（I1／I2）mV
になる。たとえば、I1＝0.15mA、I2＝0.65mAと
すると、ΔＶBE≒40mVである。したがつて、Ｖ
BEが変化した場合でも、電流抑制用の抵抗体１５
の抵抗値R15が十分大きければ、出力トランジス
タ３のベースからトランジスタ１のコレクタへ流
れ込む電流はわずかとなるので、抵抗体１３によ
る電圧降下は無視できるから、上記抵抗体１３に
流れる電流ieは、ie≒β＋１／Ｒ１５ＶBEとなる。その
結 果、出力電圧V0の変化ΔV0＝β＋１／Ｒ１５ΔＶBE・R1
4 は、β＝20，R14＝10KΩとすれば、ΔV0≒80mV
というわずかな値になる。つまり、出力電圧V0
は第４図に示すように、ほぼ一定となる。
したがつて、この増幅器を用いると、AGCル
ープが正帰還になることがなく、ロツク現象を起
こさないので、AGCループが安定化する。
ープが正帰還になることがなく、ロツク現象を起
こさないので、AGCループが安定化する。
なお、第３図の増幅器は半導体集積回路で構成
することができる。また第３図の抵抗体１１，１
４の代わりにトランジスタを用いた定電流回路を
使用してもよい。
することができる。また第３図の抵抗体１１，１
４の代わりにトランジスタを用いた定電流回路を
使用してもよい。
第５図は、出力トランジスタ３にNPN形の第
２の出力トランジスタ４をダーリントン接続した
第２の実施例を、第６図は、第３図の各トランジ
スタ１，２，３を逆極性にして、トランジスタ
１，２をPNP形、出力トランジスタ３をNPN形
とした第３の実施例を、第７図は第６図の出力ト
ランジスタ３に第２の出力トランジスタ４をダー
リントン接続した第４の実施例をそれぞれ示し、
第５図〜第７図のいずれの実施例も第３図の実施
例と同様な効果を奏する。
２の出力トランジスタ４をダーリントン接続した
第２の実施例を、第６図は、第３図の各トランジ
スタ１，２，３を逆極性にして、トランジスタ
１，２をPNP形、出力トランジスタ３をNPN形
とした第３の実施例を、第７図は第６図の出力ト
ランジスタ３に第２の出力トランジスタ４をダー
リントン接続した第４の実施例をそれぞれ示し、
第５図〜第７図のいずれの実施例も第３図の実施
例と同様な効果を奏する。
以上説明したように、この発明によれば、増幅
器の入力信号のレベルが所定値以上になると出力
信号のレベルがほぼ一定に保持される。したがつ
て、この増幅器をAGCループに使用するとロツ
ク現象が起こらなくなり、AGCループの不安定
化を防止することができる。
器の入力信号のレベルが所定値以上になると出力
信号のレベルがほぼ一定に保持される。したがつ
て、この増幅器をAGCループに使用するとロツ
ク現象が起こらなくなり、AGCループの不安定
化を防止することができる。
第１図は従来例を示す回路図、第２図は同従来
例の入力―出力特性を示す特性図、第３図はこの
発明の第１の実施例を示す回路図、第４図は同実
施例の入力―出力特性を示す特性図、第５図は第
２の実施例を示す回路図、第６図は第３の実施例
を示す回路図、第７図は第４の実施例を示す回路
図である。 ３……出力トランジスタ、５，６……ダイオー
ド、１２……負荷抵抗体、１５……電流抑制用の
抵抗体、１７……差動増幅回路、１８……出力回
路、１０１……入力端子、１０４……出力端子。
なお、図中、同一符号は同一または相当部分を示
す。
例の入力―出力特性を示す特性図、第３図はこの
発明の第１の実施例を示す回路図、第４図は同実
施例の入力―出力特性を示す特性図、第５図は第
２の実施例を示す回路図、第６図は第３の実施例
を示す回路図、第７図は第４の実施例を示す回路
図である。 ３……出力トランジスタ、５，６……ダイオー
ド、１２……負荷抵抗体、１５……電流抑制用の
抵抗体、１７……差動増幅回路、１８……出力回
路、１０１……入力端子、１０４……出力端子。
なお、図中、同一符号は同一または相当部分を示
す。
Claims (1)
- １ 入力信号を受けて作動する差動増幅回路の一
方のトランジスタのコレクタに、このトランジス
タの負荷抵抗体を接続し、この負荷抵抗体を、出
力回路に介挿された増幅用の出力トランジスタの
エミツタ・ベース間に接続し、この出力トランジ
スタのコレクタ側から出力信号を取り出す増幅器
において、上記負荷抵抗体の高電位側にアノード
を、低電位側にカソードをそれぞれ向けて順方向
に直列接続された複数のダイオードを、上記負荷
抵抗体に並列に接続し、低電位側のダイオードの
カソードと上記出力トランジスタのベースとの間
に、ベース電流抑制用の抵抗体を接続したことを
特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7238480A JPS56168417A (en) | 1980-05-29 | 1980-05-29 | Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7238480A JPS56168417A (en) | 1980-05-29 | 1980-05-29 | Amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56168417A JPS56168417A (en) | 1981-12-24 |
| JPS6228890B2 true JPS6228890B2 (ja) | 1987-06-23 |
Family
ID=13487728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7238480A Granted JPS56168417A (en) | 1980-05-29 | 1980-05-29 | Amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56168417A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141358A (ja) | 2006-11-30 | 2008-06-19 | Mitsumi Electric Co Ltd | 利得可変増幅回路 |
-
1980
- 1980-05-29 JP JP7238480A patent/JPS56168417A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56168417A (en) | 1981-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3648154A (en) | Power supply start circuit and amplifier circuit | |
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| JPH05150848A (ja) | 電源回路 | |
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| EP1181773B1 (en) | Overvoltage protection | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPS6228890B2 (ja) | ||
| US4506176A (en) | Comparator circuit | |
| JPH09105763A (ja) | コンパレータ回路 | |
| US5764105A (en) | Push-pull output circuit method | |
| US6316995B1 (en) | Input stage for constant gm amplifier circuit and method | |
| US3519946A (en) | Class a audio amplifier | |
| JP2845065B2 (ja) | オペアンプ | |
| US5675281A (en) | Method and circuit for preventing forward bias of a parasitic diode in an integrated circuit | |
| JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
| JPH0145150Y2 (ja) | ||
| US3543174A (en) | Variable gain transistor amplifier | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| US3952259A (en) | Gain control apparatus | |
| JPS6214725Y2 (ja) | ||
| JPH0254966B2 (ja) | ||
| KR930006078Y1 (ko) | 히스테리시스 특성을 갖는 전압비교회로 | |
| JP2656297B2 (ja) | ウインド回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JPS6150403B2 (ja) |