JPS62284452A - 情報転送方式 - Google Patents

情報転送方式

Info

Publication number
JPS62284452A
JPS62284452A JP61125725A JP12572586A JPS62284452A JP S62284452 A JPS62284452 A JP S62284452A JP 61125725 A JP61125725 A JP 61125725A JP 12572586 A JP12572586 A JP 12572586A JP S62284452 A JPS62284452 A JP S62284452A
Authority
JP
Japan
Prior art keywords
transfer
buffer
received
receiving
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61125725A
Other languages
English (en)
Other versions
JPH0778781B2 (ja
Inventor
Katsuya Koda
香田　克也
Masaharu Iwanaga
岩永　政春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61125725A priority Critical patent/JPH0778781B2/ja
Priority to EP87107883A priority patent/EP0249116B1/en
Priority to DE3751487T priority patent/DE3751487T2/de
Publication of JPS62284452A publication Critical patent/JPS62284452A/ja
Priority to US07/464,587 priority patent/US5161215A/en
Publication of JPH0778781B2 publication Critical patent/JPH0778781B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 ５産業上の利用分野〕 ノ本発明は、＝ンピエータシステムにおいて、転送用バ
ッファを使用して情報の送受を行うような場合に、当バ
ックァ電に限りがあるような時に好適なバッファ管理法
である。
〔従来の技術〕
従来技術は、転送先の受信能力χ考（ばすることなく、
転送元において転送要求が出されるとそのまま転送用バ
ッファに転送データが格納される構造となっていた。ま
た、こうした転送用バッファがオーパフａ−することが
ないように特開５８−１２２２号に示されるようにデー
タバッファを共用化する技術も知られている。
〔発明が解決しようとする問題点〕
主記憶装置の中で複数のユーザプログラムのそれぞれの
ためにユーザ空間と呼ばれるメモリエリアが割°り当て
られる。
これらの空間の間でデータの転送が行なわｎるときはこ
れらのユーザプログラムによって共通にアクセスされる
メモリエリアに設けられた転送用制御で転送用バッファ
のデータ？転送先のユーザプログラムが属するメモリエ
リアに受は入れるという処理が行偽われている。従来技
術は転送先受信能力の状況について十分な配慮がされて
おらず、転送要求の発生に応じて転送キム−へ情報をエ
ンキューしているため、共有している転送用バッファエ
リアに滞留してしまい、大量のデータをある空間間で転
送しているような場合に、受信側で受信の準備ができな
（受信ができないまま長時間経過することがあると、こ
のデータだけでバッファエリアのほとんどを占有すると
共に、長時間の滞留が発生して、他の無関係な転送処理
に対しても転送用バッファの不足や、枯渇などの転送不
能？引き起こす重大な要因となつ゛ていた。
本発明の目的は、転送先受信バッファが引き取ることが
できない転送要求は、バッファ上ではな（要求のままで
、転送元で待たせることによって他の転送処理に影響を
与えず、共有バッファエリアは、パイプラインのように
滞留することな（流すものとする管理乞実現することに
ある。
〔問題点を解決するための手段〕 上記目的は、各空間中に設けられている受信バッファの
状況を表示する表示部を、システムの共通領域に設置す
る。この表示部の情報を転送元が参照し転送先の受信バ
ッファの状況を把握する。
それによって転送先が直ぐに受信可能かどうかの判断を
行なう。
〔作用〕
それぞれの空間にある受信バッファの状況を、表示する
表示部がシステム共通部に設置されているので、この表
示部が現在の受信可能な情報量を常時、表示することに
よって、送信側は相手が受は取ることが可能な量を判断
して、その量だけを送ることが可能となるので、受信で
きないよ５な量ｔ１バッファ上へ流入させることを防ぐ
ことができる。さらに、転送要求は、要求が発行された
谷空間上で、転送処理とは別にＦＩＦＯ方式でキューイ
ングされているので、転送を待たされても特別の処理を
行うことな（、転送可能になるまで待つことができる。
この要求のキューインクは、転送先別にキューイングす
るので、転送不能になっている転送先の牛ニーからは、
デキュー動作を行わないことで、誤動作などを防止する
こともできろ。
〔実施例〕
以下、本発明の一実施例を第１図により説明する。図上
でＡ、Ｂ％Ｄ％Ｅは、それぞれあるユーザプログラムの
ためのメモリ空間であり、また、Ｃはこれらの空間間で
共用するバッファエリアである。このＣ＝２通して各空
間間で情報の転送を行う。今、壁間Ａ内で空間Ｂへの情
報転送要求が出されると、転送要求処理プログラム７Ａ
がその要求′？：転送待ちキｓ　−Ｉ　Ａヘエンキュー
命令により登録する。このとき転送要求処理プログラム
７人は、転送先を判断して同一転送先への情報を集めて
キューを作ると共に、転送奥行処理プログラム２人に対
して起動信号を送る。この結果釜々の転送要求キューか
ら先入れ先出しを守りながらデキューを行５　（１００
）。デキューされた情報はチェックされる。即ち、共通
バッファエリアＣ内に設置されている各空間内受信バッ
ファカウンタ１２と、共有バッファカウンタ９をチェッ
クする。まず、転送用共有バクファグール１０の甲には
、同一の犬きさに切り分けられたバッファがあり、その
中で現在誰にも使われておらずにフリーな状態にあるバ
ッファが、どれだけあるかをカウントしているカウンタ
９をチェックする（　１０１　）。カウンタ９が０を示
していれば、デキュー命令は取り消される（　１０６　
）。カウンタ９が０でない場合は、転送用バッファとし
て１面を確保しカウンタ９を１減する（　１０２　）。
次に、この転送用バッファとそれぞれの面が同一サイズ
に切り分けられた転送先空間内の受信バッファ８Ｂの中
に、受信可能なバッファエリアかい（つぁるかをカウン
トしているカウンタ１２Ｂをチェックする°（１０３）
。このときカウンタ１２Ｂが００場合は、転送を中止し
て先のデキュー命令は堰り消される（　１０７　）、　
　（１０６）。
そのため転送要求はキュー１Ａ上で待たされる。
一方、カウンタ１２Ｂが０でない場合は、転送可能であ
ることになり、転送情報を先に確保した転送バッファ１
０ヘコピーする（　１０４　）。その後、当転送バッフ
ァを転送キュ−１１へエンキューする（１０５）。この
転送：？ニー１１は、バッファ１ｏの各工リアを示すア
ドレスが同−宛先毎に発生順にチェイニングされたもの
であり、即ち、転送要求キュー１人と同様に、各転送先
別にキエーイングされている。この時、転送先空間の転
送実行処理２Ｂへ起動信号を送り２Ｂを起動する。次に
データを受は取る場合の転送実行処理プログラム２の処
理を第３図により説明する。起動された２Ｂ中の転送キ
エーーデキュー処理５Ｂが、転送キュー１１から先入れ
先出しを守りながら自分への転送キューの先頭をデキ、
−する（　２０１　）。デキエーされた情報は受信処理
部６Ｂへ渡され、その内容が受信バッファ８Ｂへコピさ
れる（　２０２　）。コピーが終了した後に、当転送バ
ッファは、バッファプール１０へ返却される。即ち、空
き状態とする。この時、カウンタ９を１増加させて、す
べての転送作業が終了する（　２０３　）。また、受信
バッファ８Ｂは、窒間Ｂ内で所要の処理が行われた後で
解放されることになるが、この解放の際に、カウンタ１
２Ｂを１増加させる。
以上のように、本実施例によれば転送先の受信バッファ
が受信不能の場合は、転送元で要求は待たされること和
なり、転送用の共有バッファを長時間占有することはな
い。逆に、共有バッファ上の情報は、必ず転送先が引き
取ることを保証しているので、長時間滞留することはな
い。このように、一部の転送不良によって他の転送処理
が影響を受けること！全く無（すことかできる。どいつ
だ効果がある。
〔発明の効果〕
本発明によれば、送信元において受信側の受信バッファ
の状況を把掴することができるので、受信できない量の
情報が転送用バク７丁上に乗ることはなくなるため、常
にバッファ上ｔデータが流れ続けることが可能であり、
ある特定の転送は受信バッファの飽和などで不可能にな
つても、他の転送は、それと全（無関係に流れ続けるこ
とができる。これによって、転送用バッファをパイプラ
インのようにして使用することができ、バッファ閉塞や
バッファ不足による転送不能の発生′ｆｊ！：ｆｉ＜す
ことかでざる。
【図面の簡単な説明】
第１図は本発明の一実施例を説明する図、第２図は、送
信処理フローの一例を示すフローチャート、第３図は受
信処理フローの一例を示すフローチャート。　′ １・・・転送要求キエー、９・・・フリーバッファカウ
ンタ、１０・・・フリーバッファプール、１１・・・転
送キュー、１２・・・受信バッファ状況表示部。 亮　３　図

Claims (1)

    【特許請求の範囲】
  1. １、複数のメモリエリア間でそれらメモリエリアに共用
    される転送バッファを介してデータが転送されるデータ
    処理システムにおいて前記複数のメモリエリアに共通に
    アクセスされ、各メモリエリアに関し当該メモリエリア
    へのデータの転送の可否を示す情報を格納する受信能力
    表示部を設け、あるメモリエリアから他のメモリエリア
    への転送のためのデータの前記転送バッファへの格納は
    前記受信能力表示部の内容に基づいて行なうことを特徴
    とする情報転送方式。
JP61125725A 1986-06-02 1986-06-02 情報転送方法 Expired - Fee Related JPH0778781B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61125725A JPH0778781B2 (ja) 1986-06-02 1986-06-02 情報転送方法
EP87107883A EP0249116B1 (en) 1986-06-02 1987-06-01 Method for controlling data transfer buffer
DE3751487T DE3751487T2 (de) 1986-06-02 1987-06-01 Verfahren zur Steuerung eines Datenübertragungspuffers.
US07/464,587 US5161215A (en) 1986-06-02 1990-01-11 Method for controlling data transfer buffer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61125725A JPH0778781B2 (ja) 1986-06-02 1986-06-02 情報転送方法

Publications (2)

Publication Number Publication Date
JPS62284452A true JPS62284452A (ja) 1987-12-10
JPH0778781B2 JPH0778781B2 (ja) 1995-08-23

Family

ID=14917226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61125725A Expired - Fee Related JPH0778781B2 (ja) 1986-06-02 1986-06-02 情報転送方法

Country Status (4)

Country Link
US (1) US5161215A (ja)
EP (1) EP0249116B1 (ja)
JP (1) JPH0778781B2 (ja)
DE (1) DE3751487T2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965793A (en) * 1989-02-03 1990-10-23 Digital Equipment Corporation Method and apparatus for interfacing a system control unit for a multi-processor
DE4102151A1 (de) * 1991-01-25 1992-07-30 Philips Patentverwaltung Empfaenger fuer ein digitales uebertragungssystem
JP2793399B2 (ja) * 1991-12-09 1998-09-03 日本電気株式会社 バッファ装置
US5440690A (en) * 1991-12-27 1995-08-08 Digital Equipment Corporation Network adapter for interrupting host computer system in the event the host device driver is in both transmit and receive sleep states
AU4219693A (en) * 1992-09-30 1994-04-14 Apple Computer, Inc. Inter-task buffer and connections
US5448708A (en) * 1992-10-30 1995-09-05 Ward; James P. System for asynchronously delivering enqueue and dequeue information in a pipe interface having distributed, shared memory
JPH06187302A (ja) * 1992-12-18 1994-07-08 Fujitsu Ltd 転送要求キュー制御方式
JP3360856B2 (ja) * 1992-12-18 2003-01-07 富士通株式会社 プロセッサ
US5664224A (en) * 1993-07-23 1997-09-02 Escom Ag Apparatus for selectively loading data blocks from CD-ROM disks to buffer segments using DMA operations
US5524110A (en) * 1993-11-24 1996-06-04 Intel Corporation Conferencing over multiple transports
US5687392A (en) * 1994-05-11 1997-11-11 Microsoft Corporation System for allocating buffer to transfer data when user buffer is mapped to physical region that does not conform to physical addressing limitations of controller
US5606666A (en) * 1994-07-19 1997-02-25 International Business Machines Corporation Method and apparatus for distributing control messages between interconnected processing elements by mapping control messages of a shared memory addressable by the receiving processing element
US5799314A (en) * 1995-06-30 1998-08-25 Sun Microsystems, Inc. System and method of controlling mapping of data buffers for heterogenous programs in digital computer system
JPH09167076A (ja) * 1995-12-15 1997-06-24 Fuji Photo Film Co Ltd 出力同期方法及び装置
US5907717A (en) * 1996-02-23 1999-05-25 Lsi Logic Corporation Cross-connected memory system for allocating pool buffers in each frame buffer and providing addresses thereof
US5784649A (en) * 1996-03-13 1998-07-21 Diamond Multimedia Systems, Inc. Multi-threaded FIFO pool buffer and bus transfer control system
US5797043A (en) * 1996-03-13 1998-08-18 Diamond Multimedia Systems, Inc. System for managing the transfer of data between FIFOs within pool memory and peripherals being programmable with identifications of the FIFOs
US6065059A (en) * 1996-12-10 2000-05-16 International Business Machines Corporation Filtered utilization of internet data transfers to reduce delay and increase user control
US5940466A (en) * 1997-10-29 1999-08-17 Micron Electronics, Inc. Apparatus for counting parts in a tray
US6282589B1 (en) 1998-07-30 2001-08-28 Micron Technology, Inc. System for sharing data buffers from a buffer pool
US6161153A (en) * 1998-07-30 2000-12-12 Micron Technology, Inc. Method for sharing data buffers from a buffer pool
US6516361B2 (en) * 1998-09-17 2003-02-04 Sony Corporation Method of and apparatus for capturing and processing continuous media-based data streams transmitted over an IEEE 1394 serial bus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2253418A5 (ja) * 1973-11-30 1975-06-27 Honeywell Bull Soc Ind
SE414087B (sv) * 1977-02-28 1980-07-07 Ellemtel Utvecklings Ab Anordning i ett datorsystem vid utsendning av signaler fran en processor till en eller flera andra processorer varvid prioriterade signaler sends direkt utan tidsfordrojning och oprioriterade signalers ordningsfoljd ...
US4158235A (en) * 1977-04-18 1979-06-12 Burroughs Corporation Multi port time-shared associative buffer storage pool
US4449182A (en) * 1981-10-05 1984-05-15 Digital Equipment Corporation Interface between a pair of processors, such as host and peripheral-controlling processors in data processing systems
US4543627A (en) * 1981-12-14 1985-09-24 At&T Bell Laboratories Internal communication arrangement for a multiprocessor system
US4594657A (en) * 1983-04-22 1986-06-10 Motorola, Inc. Semaphore for memory shared by two asynchronous microcomputers
JPS60110064A (ja) * 1983-08-04 1985-06-15 テクトロニツクス・インコ−ポレイテツド 非同期緩衝通信インタフエ−ス

Also Published As

Publication number Publication date
DE3751487T2 (de) 1996-02-29
US5161215A (en) 1992-11-03
DE3751487D1 (de) 1995-10-05
EP0249116B1 (en) 1995-08-30
JPH0778781B2 (ja) 1995-08-23
EP0249116A2 (en) 1987-12-16
EP0249116A3 (en) 1989-12-27

Similar Documents

Publication Publication Date Title
JPS62284452A (ja) 情報転送方式
US10129329B2 (en) Apparatus and method for deadlock avoidance
US5325492A (en) System for asynchronously delivering self-describing control elements with a pipe interface having distributed, shared memory
EP1856623B1 (en) Including descriptor queue empty events in completion events
EP0543512B1 (en) Multiprocessor system
US6925512B2 (en) Communication between two embedded processors
JPH06309252A (ja) 相互接続インタフェース
JPS63234343A (ja) 通信媒体に結合された複数のステーションからなるシステムのステーションとそれらステーション間の通信方法
JPS63168732A (ja) ノン・ロツキング待ち行列機構
US5606666A (en) Method and apparatus for distributing control messages between interconnected processing elements by mapping control messages of a shared memory addressable by the receiving processing element
CA2536037A1 (en) Fast and memory protected asynchronous message scheme in a multi-process and multi-thread environment
CN101594302A (zh) 数据出队的方法及装置
TW201237632A (en) Buffer management scheme for a network processor
EP2383659B1 (en) Queue depth management for communication between host and peripheral device
US5347514A (en) Processor-based smart packet memory interface
US5572697A (en) Apparatus for recovering lost buffer contents in a data processing system
US6105071A (en) Source and destination initiated interrupt system for message arrival notification
JPH05227253A (ja) 効率的な論理プロトコルを使用した共用メモリと通信アダプタ間のメッセージ交換方法
CN111201516A (zh) 数据处理系统中的消息传递
CN115801814A (zh) 一种基于串口双fifo缓冲区结构的数据传输方法、系统及存储介质
US6098105A (en) Source and destination initiated interrupt method for message arrival notification
EP1139228A2 (en) An intelligent bus interconnect unit
US6098104A (en) Source and destination initiated interrupts for message arrival notification, and related data structures
JPS6111502B2 (ja)
JP2966051B2 (ja) プロセッサ装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees