JPH05227253A - 効率的な論理プロトコルを使用した共用メモリと通信アダプタ間のメッセージ交換方法 - Google Patents

Abstract

(57)【要約】 【構成】 複数の異なるユーザが接続されているアダプ
タと、デポジトリ記憶機構、記憶マネージャおよびマイ
クロプロセッサを備えた共用メモリ・サブシステムとの
間の通信に関する。アダプタはメッセージをデータ・バ
ーストにスライスし、データ・バーストには、バースト
のサイズ、所有者およびメッセージ内の位置を指定した
制御ワードが関連づけられている。これらのバースト
は、容易にインタリーブすることができ、制御ワードの
中のユーザＩＤにしたがって、デポジトリ記憶機構にス
トアされ、読み取られる。 【効果】 共用メモリだけに大きな記憶容量をもたせれ
ばよく、記憶マネージャとアダプタは、小さな記憶容量
で動作させることができるので、データ・バーストを送
信またはアクセスする時間が大幅に向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、共用メモリと通信アダ
プタの２つのエンティティ（実体）間でメッセージを交
換する方法に関し、さらに具体的には、２エンティティ
間のデータ・メッセージと制御メッセージの交換をデー
タ・リンク層のレベルで効率よく行う方法に関する。

【０００２】

【従来の技術】最新のコンピュータ・ネットワークは高
度の設計構造になっている。ネットワーク設計構造の複
雑さを軽減するために、ネットワークは、各層がその前
に置かれた層の上に積み上げられていく階層構造になっ
ている。

【０００３】ＯＳＩ参照モデルは７層から構成され、各
層の機能は国際標準化プロトコルにしたがって定義され
ている。第１層は物理層であり、通信チャネル（通信
路）を経由して生の（未加工の）ビットを送信すること
を担当している。これに対して、データ・リンク層であ
る第２層は生データ伝送機能を受け持ち、生データを変
形して回線に送り込み、伝送エラーのない形でネットワ
ーク層に引き渡す。この目標を達成するために、データ
はフレームに分解され、各フレームは正しく受信された
ことが確かめれられるまで、何度でも送信される。高速
の送信側が低速の受信側をオーバランするのを防止する
ために、データ・リンク層は常にフロー制御を行ってい
る。

【０００４】本発明を取り入れて、実施できる環境につ
いては、ＥＰ特許出願第Ａ ３６５７３１号明細書に詳
しく説明されている。このような環境において、本発明
が取り扱っている問題は、同軸ケーブルで物理的に接続
された２マシン間（例えば、共用メモリを備えた主中央
制御ユニットと、複数の異なるユーザに接続されたアダ
プタとの間）のデータ交換をデータ・リンク層のレベル
で高信頼にかつ効率よく行うことを定義する方法であ
る。したがって、論理プロトコルが扱う問題は、共用メ
モリ・サブシステムと通信アダプタ間のデータと制御の
流れが効率よくやりとりされるように設定することであ
る。

【０００５】

【発明が解決しようとする課題】この環境には、当業者
に公知であるように、いくつかの制約がある。各通信ア
ダプタは１または複数の論理ユーザを受け入れることが
できるので、各ユーザのデータの流れが、アダプタと中
央制御ユニットのデポジトリ記憶機構間に置かれたイン
タフェース上で容易に区別されなければならない。ま
た、複数のアダプタは、記憶マネージャとも呼ばれる同
じ物理インタフェースを共用できるようになっていなけ
ればならない。

【０００６】最も重要な制約は、受信する場合も、送信
する場合も、アダプタがすべてのデータ交換の開始点と
ならなければならないことである。この特殊形態のプロ
トコルは、スレーブとマスタという考え方に基づくもの
である。この考え方では、すべてのアダプタはマスタと
して扱われ、共用メモリはスレーブとして扱われてい
る。

【０００７】さらに、データ伝送の妨害を避けるため
に、データ・メッセージと制御メッセージの交換は、共
用メモリからアダプタへと、アダプタから共用メモリへ
の両方向にフロー制御しなければならない。

【０００８】以上に鑑みて、本発明の主目的は、通信ア
ダプタと、デポジトリ記憶機構、記憶マネージャおよび
マイクロプロセッサを備えた共用メモリ・サブシステム
との間のメッセージ交換を、効率的なデータ・リンク・
プロトコルにしたがって行うためのプロトコルを提供す
ることである。

【０００９】

【課題を解決するための手段】本発明による方法は、複
数の異なるユーザが接続された通信アダプタと、デポジ
トリ記憶機構および該デポジトリ記憶機構のマネージャ
からなる共用メモリ・サブシステムとで構成された通信
システムの中で実現される。この通信システムでは、ア
ダプタは、データ・バス、アドレス線および制御線から
なるバスを通してサブシステムに接続されている。

【００１０】本発明の受信方法によれば、アダプタに接
続されたユーザから送られたメッセージは、可変長サイ
ズのデータ・バーストにスライスされ、バスを通してサ
ブシステムによって受信され、デポジトリ記憶機構中に
配列される。

【００１１】この方法は次のステップからなる。

【００１２】（ａ）記憶マネージャをすべての通信アダ
プタに接続する第１単一データ流れ制御線ＲＢＥを用意
する。この制御線が記憶マネージャによってアサート
（assert) されると、アダプタからのデータ・バースト
の送信が可能になる。

【００１３】（ｂ）共用メモリ・サブシステムに送るべ
きメッセージをもつ通信アダプタからアービタ（仲裁）
に対してバス要求を行う。

【００１４】（ｃ）通信アダプタから送信される各デー
タ・バーストに関連づけられたバースト制御ワードを生
成する。この制御ワードは、少なくともメッセージのユ
ーザ所有者の識別名（ＩＤ）から構成されている。

【００１５】（ｄ）アドレス線上のすべてのアダプタに
対して付けられた単一アドレスと一緒に、データ・バー
ストをサブシステムに送信する。ここで、データ・バー
ストには、アービタによって選択された通信アダプタの
うちの１つによって、データ・バス上の対応する制御ワ
ードが関連づけられている。

【００１６】（ｅ）制御ワードを記憶マネージャによっ
て読み取り、メッセージのユーザ所有者のＩＤにしたが
って、データ・バーストをデポジトリ記憶機構にストア
する。本発明の送信方法によれば、可変長サイズのデー
タ・バーストにスライスされたメッセージを、記憶マネ
ージャからバスを経由してアダプタに送ることができ
る。

【００１７】この方法は次のステップからなる。

【００１８】（ａ）デポジトリ記憶機構の待ち行列から
メッセージを取り出す。

【００１９】（ｂ）メッセージが送信レディ状態にある
ことを示す第１制御情報（ＭＲＸ）を、バスを経由して
関係する通信アダプタに送る。この第１制御情報は、少
なくともユーザのＩＤを備え、このユーザに対して、メ
ッセージが、アドレス線上の特殊コードと一緒に、デー
タ・バスを介して送られる。

【００２０】（ｃ）記憶マネージャとすべての通信アダ
プタ間を接続する第２単一データ流れ制御線ＸＢＥを用
意する。この制御線は、記憶マネージャによってアサー
トされると、アダプタは共用メモリ・サブシステムにデ
ータ・バーストを要求することができる。

【００２１】（ｄ）共用メモリ・サブシステムから受け
取るべきメッセージをもつ通信アダプタは、アービタに
対してバス要求を行う。

【００２２】（ｅ）バースト送信を要求するための第２
制御情報送信バースト要求（ＸＢＲ）を生成する。この
バースト要求（ＸＢＲ）は、少なくともユーザのＩＤ
と、アダプタが処理できる要求データ・バーストの最大
バースト・サイズからなり、すべてのアダプタに対して
付けられた単一アドレスであってアドレス線上に置かれ
た単一アドレスとともに、アービタによって選択された
通信アダプタからサブシステムにデータ・バスを介して
送信される。

【００２３】（ｆ）そのサイズがアダプタによって要求
される最大サイズ以下である要求データ・バーストをデ
ポジトリ記憶機構から取り出し、それを記憶マネージャ
に一時的にストアしておく。

【００２４】（ｇ）記憶マネージャを各アダプタに接続
する第３データ流れ制御線ＸＢＹ（バースト送信レデ
ィ）を用意する。この制御線は、記憶マネージャによっ
てアサートされると、記憶マネージャにストアされた要
求データ・バーストを読み取るように関係の通信アダプ
タに通知する。

【００２５】（ｈ）共用メモリ・サブシステムから受け
取るべきメッセージをもつ関係通信アダプタは、アービ
タに対してバス要求を行う。

【００２６】（ｉ）バースト制御ワードと関連づけられ
たデータ・バーストは、アービタがバスを許可したと
き、記憶管理ブログラムによってデータ・バス上に送出
される。この制御ワードは、少なくともデータのユーザ
所有者のＩＤを備えている。

【００２７】（ｊ）アダプタによって制御ワードを読み
取り、そのあとに続くデータが、要求データ・バースト
に一致しているかどうかをチェックして、そのデータ・
バーストを制御ワードに指定された宛先ユーザに送る。

【００２８】（ｋ）第３制御情報ＥＯＭ（メッセージ終
了）を送る。この制御情報は、アダプタからサブシステ
ムに完全なメッセージが送信されたかどうかを示してお
り、少なくとも、メッセージが送信されたユーザのＩＤ
と、送信が正しかかったか、正しくなかったかを示す通
知とからなっている。

【００２９】本発明のもう１つの特徴によれば、アダプ
タと共用メモリ・サブシステム間でやりとりされるメッ
セージの制御の流れは、共用メモリ・サブシステムに含
まれるマイクロプロセッサによって管理され、これは次
のような方法によって行われる。

【００３０】（ａ）アービタが許可したバスを経由し
て、マイクロプロセッサから関係の通信アダプタにコマ
ンドを送る。このコマンドは、少なくとも、データ・バ
ス上の関係アダプタのＩＤとアドレス線上の特殊コード
とを含んでいる。

【００３１】（ｂ）コマンドの実行が終わると、データ
・バス上のアダプタから即時に応答が送り返されて、バ
スが解放される。

【００３２】

【作用】本発明による交換プロトコルによれば、メッセ
ージ宛先のアドレスではなく、メッセージ所有者の識別
名（論理ユーザ）を使用してメッセージをストアし、デ
ータ・バーストの交換という新規な方法を取り入れてい
るので、データ処理効率と伝送効率が向上する。この種
のプロトコルによると、アダプタは、自らのデータの処
理および伝送を動作させることができ、また送受信する
メッセージのバーストをインタリーブすることもでき
る。したがって、共用メモリだけに大きな記憶容量をも
たせればよく、記憶マネージャとアダプタは、少ない記
憶容量で動作させることができる。よって、データのア
クセス時間が大幅に向上する。

【００３３】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００３４】図１は、本発明にしたがって、共用メモリ
・サブシステム１０とアダプタ２０との間で、データお
よび制御がやりとりされるメカニズムを取り入れた通信
システムを示したブロック図である。概略図で示すよう
に、２つのエンティティ、すなわち、一方はアダプタ
と、他方はアダプタ側から見た共用メモリ・サブシステ
ム間がリンクで結ばれている。

【００３５】ボックス１０は共用メモリ・サブシステム
を示しており、アダプタから送られてきたデータ・メッ
セージ、またはアダプタに送られるレディ状態にあるデ
ータ・メッセージを保存しておくためのデポジトリ記憶
機構１２，データ移動を制御するための記憶マネージャ
１４およびデータ・メッセージを処理し、サブシステム
とアダプタを制御するためのマイクロプロセッサ１６が
収容されている。記憶マネージャとマイクロプロセッサ
の各種機能の詳細は後述する。

【００３６】メモリは、通信アダプタ２０に接続された
複数のユーザ２２によって共用される。各アダプタは、
複数のユーザに接続されるので、各ユーザは同じアダプ
タに接続された別のユーザと通信することも、別のアダ
プタに接続された別のユーザとバス３０を通して通信す
ることも可能である。バス３０へのアクセスは、アービ
タ２６によって制御される。

【００３７】デポジトリ記憶機構１２は、基本的に２つ
の異なる方法で編成された情報を保持している。すなわ
ち、記憶マネージャ１４，バス３０およびアダプタ２０
を通してユーザから受信されるメッセージと、ユーザに
送信されるべきメッセージとである。すべてのメッセー
ジは、所定のフレーム構造にしたがって編成されてい
る。データがハイレベル・データ・リンク制御（ＨＤＬ
Ｃ）プロトコルを使用して交換されるときは、メッセー
ジはＨＤＬＣフレーム構造になっており、各フレーム間
はフラグで区切られている。

【００３８】本発明によるメカニズムで使用できる記憶
マネージャは、ＥＰ特許出願第Ａ365 ７３１号明細書
に詳しく説明されている。この種の記憶マネージャは、
データ・ストア・インタフェース（ＤＳＩ）および中央
制御機構（ＤＣＳ）から構成されている。中央制御機構
（ＤＣＳ）は、エンキュー（待機）、デキュー（待機解
除）、バッファ確保、バッファ解放などのグローバル命
令を、インタフェースおよびマイクロプロセッサから受
け取り、それらの命令を処理して、応答を生成する。デ
ータ・ストア・インタフェース（ＤＳＩ）は、データ移
動を制御する。この制御は、アダプタに接続されたユー
ザから受信したデータ・メッセージを、リンク・インバ
ウンド待ち行列（ＬＩＱ）に接続された（エンキューさ
れた）データに連鎖（チェイニング）させることによっ
て、また、リンク・アウトバウンド待ち行列（ＬＯＱ）
から取り出された（デキューされた）データ・メッセー
ジを宛先のユーザに送信することによって行われる。ま
た、データ・ストア・インタフェース（ＤＳＩ）は、１
組のフリップフロップ・バッファ（「受信」にセットさ
れたフリップフロップと、「送信」にセットされたフリ
ップフロップ）を備えている。これらのフリップフロッ
プ・バッファは、データ・バーストを一時的にストアし
ておき、そのあとでデポジトリ記憶機構、またはアダプ
タへ送るためのものである。

【００３９】前述したように、１例として示したマイク
ロプロセッサ１６は、初期設定、エラー処理、メッセー
ジ経路指定（ルーチング）テーブルのセットアップとい
った機能を実行するためのものであり、共用メモリ・サ
ブシステムとアダプタを制御する。

【００４０】図２は、共用メモリ・サブシステムとアダ
プタとの間の、データおよび制御のやりとりを示した図
である。

【００４１】これら２つのエンティティ間は、３種類の
リンクで結ばれている。

【００４２】− メッセージ・バス（３０−ａ，３０−
ｄ，３０−ｃ）。このバスは、送受信するデータとメッ
セージを搬送するために使用される。

【００４３】− 共通制御線（３４，３６，３８）。こ
れはすべてのアダプタに接続されている。

【００４４】− 個別的制御線（３２）。個々のアダプ
タに接続されている。

【００４５】以下では、これらのリンクが、どのような
目的に使用されるかについて説明する。ただし、それぞ
れの動作順序については、他の図面を参照して説明す
る。

【００４６】＊ メッセージ・バス（３０−ｄ，３０−
ａ，３０−ｃ）は、データ・バス（３０−ｄ）、アドレ
ス・バスまたはアドレス線（３０−ａ）、および制御線
（３０−ｃ）から構成されている。

【００４７】− データ・バス（３０−ｄ）は、双方向
のライン群からなり、バーストの形にスライスされたデ
ータを搬送するために使用される。バーストの詳細につ
いては、図４を参照して後述する。データ・バスは、記
憶マネージャ１４，マイクロプロセッサ１６およびすべ
てのアダプタ２０間を結んでいる。

【００４８】− アドレス線（３０−ａ）は、ライン群
からなり、特定のオペレーションのためにバスに接続さ
れて動作する装置内の資源を指定するために使用され
る。アドレス線も、記憶マネージャ１４，マイクロプロ
セッサ１６およびすべてのアダプタ２０間を結んでい
る。

【００４９】− 制御線（３０−ｃ）は、いくつかの異
なる目的のために、信号を搬送するために使用される。
例えば、アービタ２６に送られるバス要求（アービタ
は、自身のアルゴリズムにしたがってバスを許可す
る）、読取りと書込みのための基本サイクル（各オペレ
ーションのタイミングをとるためのもの）などがある。
制御線は、記憶マネージャ１４，マイクロプロセッサ１
６，アービタ２６およびすべてのアダプタ２０間を結ん
でいる。

【００５０】＊ すべてのアダプタ２０に接続される共
通制御線（３４，３６，３８）には、次のようなものが
ある。

【００５１】− 受信バースト空き線３４（ＲＢＥ）。
この制御線は、記憶マネージャ１４から送られてきた信
号をすべてのアダプタに搬送し、そのうちの１つのアダ
プタが受信データ・バーストを共用メモリ・サブシステ
ムに送信できるようにする。以下で、「受信」というと
きは、データがアダプタから共用メモリに向かうことを
意味する。この制御線は、「オン」（アサート）または
「オフ」（デアサート）にセットすることができる。受
信バースト空き線が「オン」のときは、アービタ２６に
バス要求を行ったあと、すべてのユーザは、受信データ
・バースト（ＲＤＢ）内のデータをアダプタを経由して
メッセージ・バス３０上に送出することが許される。異
なるユーザの受信バーストがインタリーブされることも
あり得るので、データ・フローを管理するために、受信
バースト空き線を「オフ」にセットしておけば、どのア
ダプタも、受信データ・バースト内のデータを共用メモ
リに送ることができなくなる。受信バースト空き線（Ｒ
ＢＥ）タグがデアサート（deassert) されたときは、ア
ダプタは、そのバス要求が許可されなかった場合にの
み、バス要求を除去する必要がある。

【００５２】− 送信バースト空き線３６（ＸＢＥ）。
この制御線も、記憶マネージャ１４から送られてきた信
号をすべてのアダプタに搬送し、そのうちの１つのアダ
プタが送信データ・バーストを共用メモリ・サブシステ
ムに送信できるようにする。この場合も、以下で「送
信」とういときは、データが共用メモリからすべてのア
ダプタ、または１つの特定アダプタに向かうことを意味
する。送信バースト空き線（ＸＢＥ）が「オン」のとき
は、アービタ２６にバス要求を行ったあと、アダプタは
送信バースト要求（ＸＢＲ）を記憶マネージャに送っ
て、期待するデータを得ることができる。記憶マネージ
ャがオーバランするのを防止するために、送信バースト
空き（ＸＢＥ）を「オフ」にセットしておけば、アダプ
タから送信バースト要求（ＸＢＲ）を送ることが禁止さ
れる。

【００５３】− 事象レジスタ空き線３８（ＥＲＦ）。
この制御線は，マイクロプロセッサ１６から出てすべて
のアダプタに通じており、デポジトリ記憶機構に置かれ
ている事象レジスタに格納された非同期事象を，アダプ
タがマイクロプロセッサに渡すのを許可したり、禁止し
たりするために使用される。また、マイクロプロセッサ
がアダプタに遅延要求を送るのを可能にするためにも使
用される。これらのオペレーションの連鎖（チェイニン
グ）については、図３を参照して後述する。

【００５４】＊ 個別的制御線３２。これは，送信バー
スト・レディ線（ＸＢＹ）であり、記憶マネージャから
出て、メッセージの宛先として選択されたアダプタに送
られる信号を表す。送信バースト・レディ線が「オン」
にセットされるのは、記憶マネージャが、データ記憶機
構に入っているメッセージを、データ・バースト要求を
すでに送っていたアダプタに、送信するレディ状態にあ
るときである。一方、送信バースト・レディ線（ＸＢ
Ｙ）が「オフ」にセットされるは、記憶マネージャが、
デポジトリ記憶機構からデータをまだ取り出していない
ときである。

【００５５】図３は、アダプタと共用メモリ・サブシス
テム、特にマイクロプロセッサとの間の制御の流れを示
している。この制御の流れは、フローチャートで示すと
分かりやすい。このフローチャートは、事象レジスタ空
き線３８のステータス（状況）に応じて「コマンド」４
１，「応答」４２および「事象」４３のオペレーション
の連鎖（チェイニング）を表している。これらの３つの
コマンドは、バス３０上を伝送されるバーストとして定
義されている。

【００５６】コマンド・レジスタと応答レジスタは、マ
イクロプロセッサとアダプタにそれぞれ設けられてお
り、マイクロプロセッサからの制御メッセージを取り扱
う。したがって、共用メモリ・サブシステムは、コマン
ド４１を通してすべての接続アダプタに命令（オーダ）
を送ることができ、各アダプタはそのコマンドの入口点
となっている。命令が実行されたあと、応答４２を即時
にアダプタから返送しなければならない。さらに、コマ
ンドのフロー制御は、共用メモリ・サブシステムの管理
下に置かれている。

【００５７】マイクロプロセッサ１６が、リモート・エ
ンティティ２２に置かれた資源をアクセスしたいとき
は、対応するアダプタ２０にコマンド４１を送ることが
できる。このコマンドは書込みコマンドであり、アダプ
タで解読される。そのアダプタは、マクロプロセッサ１
６に返答するために、即時応答４２をバス３０上に送出
する。そのあと、アダプタは、コマンドをリモート・エ
ンティティ２２に転送し、リモート・エンティティ２２
は、そのあと、事象レジスタ空き線３８にしたがって、
事象４３を通して遅延応答を返すことになる。

【００５８】このように、事象４３は、非同期事象を渡
すために、また、リモート・エンティティ２２の遅延応
答をアダプタを経由してマイクロプロセッサに送るため
に使用される。これらの事象には、アダプタからのエラ
ー・メッセージが入る場合がある。プロセッサの待ち時
間が極端に長くなるのを防止するために、アダプタには
特別なメカニズムが組み込まれており、これらのリモー
ト・エンティティに対するコマンドを管理している。ア
ダプタに組み込まれた、このメカニズムは、バス３０上
の要求を通して、マイクロプロセッサからのコマンドを
受け取り、即時に応答を送り返して、プロセッサを他の
オペレーションのために解放する。そのあと、リモート
・エンティティにコマンドを送ることを引き受けて、こ
のコマンドの応答を事象としてマイクロプロセッサに引
き渡す。アダプタが事象に書き込むとき、バス３０はロ
ックされる。これと同時に、事象レジスタ空きがデアサ
ート（オフ）される。これにより、これらのレジスタに
書き込む試みが他にある場合、その試みは防止される。
事象がいったん待ち行列に接続されると、事象レジスタ
空きは、「オン」にセットされるので、バス３０上の別
のオペレーションが許可される。

【００５９】事象バーストの主要な特徴は、すべてのア
ダプタに対して、唯一の入口点があるという点である。
各アダプタは、共用メモリ・サブシステムに置かれてい
るマイクロプロセッサ１６に引き渡すべき制御情報を、
この入口点から入れることができる。各事象バースト
は、追加情報を付けることによって、事象をその宛先
（別のユーザである場合もある）に経路指定することも
可能である。

【００６０】図４は、アダプタによって生成され、各デ
ータ・バーストに関連づけられる制御ワードを示してい
る。

【００６１】メッセージがどちらの方向にやりとりされ
る場合も、メッセージは、バースト５０にスライスさ
れ、その特性（長さなど）はアダプタによって定義され
る。したがって、各データ・バーストごとに、アダプタ
は、次の項目を指定した制御ワード５２を生成する必要
がある。

【００６２】− データ・バーストのユーザ所有者５３
（例えば、論理ユーザ） − データ・バーストのサイズ５４ − メッセージ内のバーストの位置５５。つまり、先頭
バースト、中間バースト、最終バースト。

【００６３】この種の制御ワードは、図５，図６，図７
および図８，図９を参照して以下に述べるように、受信
データ・バースト（ＲＤＢ）の場合も、送信データ・バ
ースト（ＸＤＢ）の場合も、各データ５７に関連づけら
れている。

【００６４】図５は、アダプタから出て、共用メモリ・
サブシステムに向かう受信データ・バーストのフローチ
ャートを示している。このフローチャートは、アダプタ
のオペレーションに関するものであり、「受信バースト
空き」（ＲＢＥ）のステータスにしたがって、「受信デ
ータ・バースト」（ＲＤＢ）を送信することを表してい
る。

【００６５】ステップ１００で、ユーザの一人からのメ
ッセージをアダプタが処理するとき、このアダプタは、
ステップ１０２で、データ・バーストがメッセージ内の
どの位置にあるかを、制御ワードに書き込む必要があ
る。それが最終データ・バーストである場合は、アダプ
タは、そのユーザに割り当てられたステータス・レジス
タに、ステータス＝１（最終データ・バースト）をセッ
トする（ステップ１０４）。ステップ１０６において、
アダプタは、制御ワードとデータからなるデータ・バー
ストを、共用メモリ・サブシステムに送信するレディ状
態にある。しかしながら、アダプタは、受信バースト空
き線（ＲＢＥ）のステータスを調べる必要がある。アダ
プタは、この制御線が「オン」にセットされており、か
つバス要求がアービタ２６によって許可されていれば、
ステップ１０８で受信データ・バーストを送信する。受
信バースト空き線（ＲＢＥ）タグがデアサート（オフ）
されているときには、アダプタは、バス要求が許可され
なかった場合にのみ、バス要求を取り除く必要がある。

【００６６】これらのオペレーションは、最終データ・
バーストが共用メモリ・サブシステムに送信されるまで
継続処理され、最終データ・バースト・レジスタ＝０に
自動的にセットされる。記憶マネージャは、最終データ
・バーストを受信すると、メッセージ全体を「リンク・
インバウンド待ち行列（ＬＩＱ）」に接続する（ＥＰ特
許出願第Ａ ３ ６５ ７３１号明細書参照）。各デー
タ・バーストは、制御ワードに入っている情報を用い
て、デポジトリ記憶機構１２に書き込まれ、そのバース
トをユーザ・リンク・インバウンド待ち行列に連鎖させ
て、最終バーストの受信時にメッセージ全体をその待ち
行列に接続する。

【００６７】図６は、共用メモリ・サブシステム側の受
信データ・バーストのフローチャートを示している。こ
のフローチャートは、上記の特許出願に説明されている
ように、フリップフロップ・バッファのステータス（空
きまたは使用中）に応じてとられる、異なるステップの
オペレーションに続くものである。アダプタ２０からデ
ポジトリ記憶機構１２にデータを転送する場合は、記憶
マネージャは「受信」フリップフロップ・バッファを使
用して、データ・バーストを一時的にストアしておく。
したがって、空きのフリップフロップ・バッファがない
と、その間、受信バースト空き線（ＲＢＥ）は、ステッ
プ１５０と１５２に示すように、すべてのアダプタに対
して「オフ」にセットされる。受信バースト空き線（Ｒ
ＢＥ）がアサートされると、記憶マネージャは、アダプ
タの１つから受信データ・バーストを受信するまで待ち
状態に置かれる（ステップ１５４）。

【００６８】そのあと、ステップ１５６でまだ空きにな
っているバッファがあるときは、記憶マネージャのデー
タ・ストア・インタフェースは、受信したデータが最終
データ・バーストであるかどうかを調べる必要がある
（ステップ１５８）。そのあと、データは、それがまだ
最終データ・バーストになっていなければ、制御ワード
に入っているユーザＩＤとバースト・サイズ情報とを使
用して、デポジトリ記憶機構に書き込まれる（ステップ
１６０）。

【００６９】フリップフロップ・バッファが使用中であ
ると、受信バースト空きはステップ１６２で「オフ」に
セットされる。前述したように、データがステップ１６
６でデポジトリ記憶機構に書かれる前に、データ・スト
ア・インタフェース（ＤＳＩ）は、それが最終データ・
バーストであるかどうかを調べる必要がある（ステップ
１６４）。データ・ストア・インタフェース（ＤＳＩ）
は、最終データ・バーストが受信されるまで、ステップ
１５０で同じことを繰り返す。

【００７０】最終データ・バーストが検出された場合
は、ステップ１６８でデータ記憶機構にデータが書かれ
たあと、記憶マネージャは、制御ワードに入っているユ
ーザＩＤと他の情報を使用して、データをリンク・イン
バウンド待ち行列（ＬＩＱ）に接続する。これにより、
共用メモリ・サブシステムに送られたデータの処理は終
了し、フリップフロップ・バッファの１つが空きになる
と、直ちに受信バースト空きが「オン」にセットされ
る。

【００７１】図７は共用メモリ・サブシステムに受信さ
れるメッセージの例であり、前述したフローチャートを
理解しやすくするために示したものである。

【００７２】同図には、３つのエンティティが概略図で
示されている。つまり、デポジトリ記憶機構１２，記憶
マネージャ１４およびアダプタ２０であり、アダプタに
接続されたリモート・エンティティが受信メッセージの
開始側となっている。

【００７３】まず、受信バースト空き線（ＲＢＥ）は、
すべてのアダプタに対して「オン」にセットする必要が
ある。このことは、フリップフロップ・バッファの１つ
が空きになっていることを意味する。アダプタは、ユー
ザの一人からメッセージを受信すると、先頭受信データ
・バーストを記憶マネージャに送る。記憶マネージャ
は、そのフリップフロップ・バッファがまだ空きになっ
ているので、受信バースト空き線（ＲＢＥ）を「オフ」
にセットすることなく、その先頭データ・バーストをデ
ポジトリ記憶機構に書き込む。

【００７４】そのあと、アダプタは、次の受信データ・
バーストを送ることができる。ここで、フリップフロッ
プ・バッファが両方とも使用中となるので、受信バース
ト空き線（ＲＢＥ）が直ちに「オフ」にセットされて、
データを送ることが禁止される。これにより、記憶マネ
ージャは、データをデポジトリ記憶機構に書き込むこと
が可能になり、受信バースト空き線（ＲＢＥ）がオンに
セットされる。

【００７５】最終受信データ・バーストのときは、記憶
マネージャは、最終データをデポジトリ記憶機構に書き
込み、メッセージを待ち行列に接続する。受信バースト
空き線（ＲＢＥ）も「オン」にセットされるので、別の
アダプタが別のバーストを送ることが可能になる。

【００７６】図８および図９は、アダプタと共用メモリ
・サブシステムに関する送信データ・バーストのフロー
チャートを示している。同図は、アダプタと記憶マネー
ジャが、それぞれどのような順序でオペレーションを実
行するかを詳しく説明するために示したものではない。
共用メモリ・サブシステムから特定のアダプタまたは全
アダプタへのデータ伝送の理解を容易にするために、主
要なステップを示したにすぎない（図８）。ここで注意
すべきことは、アダプタに接続された特定のユーザに送
るべきメッセージが共用メモリにあると、アダプタが常
に送信プロセスの開始側になることである。すべてのメ
ッセージは、デポジトリ記憶機構にストアされ、アダプ
タがデータを受信するレディ状態にないと、その間待ち
行列に残されている。しかし、記憶マネージャは、メッ
セージが待ち行列にあることを、関係するアダプタに通
知しなければならない。２つのバッファ、すなわち送信
フリップ・バッファと送信フロップ・バッファの２つの
バッファが用意されており、これらは、アダプタに対し
て同一のメモリ・マップ位置をもっている。これらの２
バッファを使用すると、データ・バーストを特定のアダ
プタに送っている間に、デポジトリ記憶機構に置かれて
いる次のデータ・バーストを、必要に応じて取り出して
くることができる。

【００７７】ステップ２００は、リンク・アウトバウン
ド・メッセージ待ち行列が「空」から「空でない」に変
わると開始される。そして、ステップ２０２において、
２つのメッセージ終了（ＥＯＭ）がまだ保留になってい
るかどうかもテストされる。記憶マネージャは、メッセ
ージの送信を予想している場合であっても、管理できる
のは、２つの保留メッセージだけである。２つのメッセ
ージの一方の最終バーストをロードすると、そのメッセ
ージが送られる宛先ユーザが、スケジュールされている
かどうを、ステップ２０４でチェックする。

【００７８】ステップ２０６で、送信プロセスが開始す
る。記憶マネージャは、デポジトリ記憶機構の待ち行列
から（リンク・アウトバウンド待ち行列（ＬＯＱ）から
−ＥＰ特許出願第３６５ ７３１号参照）メッセージを
取り外す。ステップ２０８で、ユーザが接続されている
特定アダプタに、メッセージ送信レディ（ＭＲＸ）をバ
ス３０を経由して送信する。メッセージ送信レディ（Ｍ
ＲＸ）は、宛先ユーザのＩＤと、特定コードまたはバス
３０のアドレス線とを含み、データ線上のデータがメッ
セージ送信レディ（ＭＲＸ）データであることを記述し
ている。

【００７９】アダプタは、ステップ２１０で作業レジス
タに次のようにセットする。

【００８０】 「送信バースト要求（ＸＢＲ）保留中＝０」 「最終バースト以外＝０」 「最終バースト＝０」 この情報が必要とされるのは、アダプタが正しい個数の
送信バースト要求（ＸＢＲ）を管理マネージャに送るた
めであるが、アダプタが最終バースト以外を検出できな
いときは、必要とする個数よりも１つだけ多くなること
もある。

【００８１】送信バースト要求（ＸＢＲ）は、バスのデ
ータ線（３０−ｄ）上の制御ワード情報と、バスのアド
レス線（３０−ａ）上の特定コードとを含み、特定コー
ドは、データ線上のデータが送信バースト要求（ＸＢ
Ｒ）データであることを示している。送信バースト要求
（ＸＢＲ）データは、ユーザＩＤとアダプタが処理でき
る最大バースト・サイズとを含んでいる。

【００８２】次に、ステップ２１２において、アダプタ
は、送信バースト空き（ＸＢＥ）が記憶マネージャによ
ってアサートされているか否かを、チェックする。Ｙｅ
ｓならば、アダプタは、ステップ２１４で、２つの保留
送信バースト要求（ＸＢＲ）がすでにあるか否かをテス
トする。このことは、記憶マネージャが他の送信バース
ト要求（ＸＢＲ）を受け付けることができないことを意
味する。Ｎｏならば、アダプタは、ステップ２１６で、
「最終バースト」レジスタのステータスを調べるであろ
う。それが１にセットされていなければ、アダプタは、
「最終バースト以外＝１」レジスタのステータスと、
「保留送信バースト要求（ＸＢＲ）＞０」をステップ２
１８で確かめる。これらの条件の１つが有効でないとき
は、記憶マネージャが、もう一つの送信バースト要求
（ＸＢＲ）、または他の２つの送信バースト要求（ＸＢ
Ｒ）を受信できることを意味する（記憶マネージャがメ
ッセージ送信を開始した場合）。

【００８３】上記３ステップ２１４，２１６，２１８の
条件が満足されていれば、各ステップの出力は、いずれ
も図９のステップ２２４に移行する。ステップ２１２で
送信バースト空き線（ＸＢＥ）がデアサート（オフ）の
ときも同様である。これらの出力は、アダプタが別の送
信バースト要求（ＸＢＲ）を送信しても無駄であること
を意味している。したがって、ステップ２２０で、アア
プタは、送信バースト要求（ＸＢＲ）を送信することが
でき、それによって、送信バースト要求（ＸＢＲ）保留
レジスタがステップ２２２でインクリメントされる。

【００８４】そのあと、スケジューリング・プロセスが
ステップ２１２で再開される。

【００８５】図９は、図８を完成するものであり、送信
データ・バーストのフローチャートを示す。

【００８６】ステップ２２４で、アダプタは、保留送信
バースト要求（ＸＢＲ）＞０であるかどうかを調べる。
Ｙｅｓならば、ステップ２２６において、アダプタは、
記憶マネージャから送信バースト・レディ（ＸＢＹ）を
受け取るまで、待ち状態に置かれる。送信バースト・レ
ディは、デポジトリ記憶機構内でデータがすでに取り出
されたことを意味する。ほとんどの場合、アダプタは待
つ必要がない。これは、２つのバッファがあるために、
記憶マネージャは、データの送信を予想できるからであ
る。しかし、送信バースト・レディ線（ＸＢＹ）が「オ
フ」にセットされていると、プロセスはステップ２１２
に戻される。

【００８７】こうして、アダプタは、データを一時的に
ストアしたバッファを、ステップ２２８で読み取ること
ができる。そのあと、送信バースト要求（ＸＢＲ）保留
は、ステップ２３０でデクリメントされる。

【００８８】ステップ２３２で、アダプタは、「最終バ
ースト」レジスタが１にセットされているか否かを調べ
る。Ｎｏならば、データ・バーストが期待したものであ
る場合、アダプタは、ステップ２３４でそのデータ・バ
ーストをセーブ（格納）する。Ｙｅｓならば、記憶マネ
ージャは、ステップ２４８でボイド・バーストを送信す
る。その結果、アダプタは、ステップ２５０でメッセー
ジ終了（ＥＯＭ）を即時にデポジトリ記憶機構に送るこ
とができる。

【００８９】ステップ２３６で、記憶マネージャは、自
身のバッファを調べて、次に送信すべきデータ・バース
トが最終バースト以外であるかどうかを確かめる。Ｙｅ
ｓならば、アダプタは、ステップ２３８で「最終バース
ト以外＝１」レジスタをセットする。

【００９０】そのあと、プロセスはステップ２１２で再
開される。

【００９１】ステップ２３６で、バッファに最終データ
・バースト以外がストアされていないと、記憶マネージ
ャは、ステップ２４０でそれが最終データであるか否か
を調べる。Ｎｏならば、アダプタは、ステップ２４２で
自身のレジスタを調べ、「最終バースト＝１」であるか
否かをテストする。それが最終バーストでない場合は、
プロセスはステップ２１２に戻る。さもなければ、アダ
プタは、送信バースト要求（ＸＢＲ）保留がゼロにセッ
トされていることをステップ２４６で確かめて、ステッ
プ２５０でメッセージ終了（ＥＯＭ）を送信する必要が
ある。送信バースト要求（ＸＢＲ）保留＞０ならば、ア
ダプタに送るべき他のバーストが残っているので、プロ
セスはステップ２１２に戻る。

【００９２】ステップ２４０で、バッファにストアされ
たデータが最終データならば、アダプタは、ステップ２
４４で、自身の「最終バースト＝１」レジスタをセット
しなければならない。送信バースト要求（ＸＢＲ）が、
ステップ２４６でゼロに等しければ、アダプタは、メッ
セージ終了（ＥＯＭ）を直接に送信することができ、そ
うでなければ、プロセスはステップ２１２に戻る。

【００９３】図１０は、特定のアダプタ０に接続された
ユーザに送られるメッセージの例を示している。

【００９４】メッセージ１をリンク・アウトバウンド待
ち行列（ＬＯＱ）（ＥＰ特許出願第３６５ ７３１号参
照）から取り出した後、デポジトリ記憶機構１２は、ユ
ーザのアドレスを知ると、メッセージ送信レディ（ＭＲ
Ｘ）をアダプタ０に送信する。このとき即時に、記憶マ
ネージャは、送信バースト空き線（ＸＢＥ）を「オン」
にセットするので、アダプタ０は、最初の送信バースト
要求（ＸＢＲ）を送り返すことができる。この送信バー
スト要求（ＸＢＲ）データは、フリップまたはフロップ
制御レジスタに受信される。

【００９５】この間に、記憶マネージャは、空きバッフ
ァの一つにストアされていた先頭データ・バーストを取
り出して、フリップまたはフロップ制御レジスタをデー
タ・バースト・サイズで更新する。このデータ・バース
ト・サイズは、バッファ内容と一緒に制御ワードとして
送信される。そのあと、送信バースト要求（ＸＢＲ）
は、アダプタ０に対して「オン」にセットされる。送信
バースト空き線（ＸＢＥ）がまだ「オン」にセットされ
ているので、もう一つの空きバッファがあり、ステップ
２１４，２１６，２１８の条件が満足されていないの
で、アダプタは別の送信バースト要求（ＸＢＲ）（２）
を送信する。記憶マネージャは、直ちにすべてのアダプ
タに対して、送信バースト空き線（ＸＢＥ）を「オフ」
にセットする。したがって、アダプタ０は、対応するバ
ッファに置かれている最初の送信データ・バースト（Ｘ
ＤＢ）を読み取って、バッファの１つを解放し、その最
初のデータを蓄積転送する。

【００９６】そのあと、１つのバッファが空きになって
いるので、送信バースト空き線（ＸＢＥ）は、即時に
「オン」にセットされるが、記憶マネージャは、まだレ
ディ状態になっていない。送信バースト・レディ線（Ｘ
ＢＹ）は、アダプタ０に対してデアサート（オフ）さ
れ、記憶マネージャは、その間にデポジトリ記憶機構内
の次のデータを取り出す。送信バースト・レディ線（Ｘ
ＢＹ）は、データがバッファにストアされると、直ちに
「オン」にセットされる。しかし、アダプタは、さらに
送信バースト要求（ＸＢＲ）（３）を送信するので、バ
ッファが一杯になる。したがって、送信バースト空き線
（ＸＢＥ）がデアサート（オフ）される。そのあと、デ
ータ・バースト（２）がアダプタ０に送られると、アダ
プタは、そのデータを蓄積転送する。

【００９７】記憶マネージャは、もう一度、最終データ
を取り出すが、そのプロセスはこれまでに説明してきた
ものと全く同じである。最終データをアダプタ０に送
り、アダプタはそれを蓄積転送する。

【００９８】デポジトリ記憶機構は、別のメッセージを
リンク・アウトバウンド待ち行列（ＬＯＱ）から取り出
して、送信プロセスを開始し、その間に、アダプタは、
メッセージ１のデータ・バーストの送信が正しかったか
どうかをチェックする。そのあと、メッセージ終了（Ｅ
ＯＭ）をデポジトリ記憶機構に送って、送信が正しかっ
たか、正しくなかったかを通知する。

【図面の簡単な説明】

【図１】本発明の方法が実施される環境全体を示した概
略図である。

【図２】アダプタと共用メモリ・サブシステムとの間の
データと制御のやりとりを示した概略図である。

【図３】アダプタから共用メモリへの制御の流れと、共
用メモリからアダプタへの制御の流れを示した図であ
る。

【図４】データ・バーストに関連づけられた制御ワード
を示した図である。

【図５】アダプタ側の受信データ・バーストのフローチ
ャートを示した図である。

【図６】共用メモリ・サブシステム側の受信データ・バ
ーストのフローチャートを示した図である。

【図７】共用メモリ・サブシステムに受信されるメッセ
ージの例を示した図である。

【図８】送信データ・バーストのフローチャートを示し
た図である。

【図９】送信データ・バーストのフローチャートを示し
た図である。

【図１０】アダプタに送られるメッセージの例を示した
図である。

【符号の説明】

１０ 共用メモリ・サブシステム １２ デポジトリ記憶機構 １４ 記憶マネージャ １６ マイクロプロセッサ ２０ アダプタ ２２ 論理ユーザ（リモート・エンティティ） ２６ アービタ ３０ メッセージ・バス ３０−ａ アドレス・バスまたはアドレス線 ３０−ｄ データ・バス ３０−ｃ 制御線 ３２ 個別的制御線 ３４ 受信バースト空き線 ３６ 送信バースト空き線 ３８ 事象レジスタ空き線 ４１ コマンド ４２ 応答 ４３ 事象 ５０ バースト ５２ 制御ワード ５３ ユーザ所有者 ５４ バーストのサイズ ５５ バーストの位置 ５７ データ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ベルナール ブレゾー フランス 06100 ニース アベニュー ドゥ ペシカール 261 ル マノワール 25番 (72)発明者 ジャン ピエール リップス フランス 06800 カンニュ−シュール− メール シュマン デ コレット 73 ル パルク (72)発明者 ベルナール ノーダン フランス 06700 サン ローラン デュ バル コルニッシュ ダグリモン レ プロバンサル 10番 (72)発明者 ジャン カルヴィニャック フランス 06610 ラ ゴード シュマン レ ヴァリエール 187 (72)発明者 リシャール アッシュ． ウォーラー アメリカ合衆国 27516 ノース カロラ イナ州 チャペル ヒル ベニントン ド ライブ 205

Claims (8)

【特許請求の範囲】
1. 【請求項１】 複数の異なるユーザ（２２）が接続され
   た複数の通信アダプタ（２０）から、デポジトリ記憶機
   構（１２）と該デポジトリ記憶機構を管理する管理手段
   （１４）とを備えた共用メモリ・サブシステム（１０）
   へ送信された、インタリーブされたバーストからなるメ
   ッセージを受信する方法であって、前記アダプタは、ア
   ービタ（２６）によって制御されるデータ線（３０−
   ｄ）、アドレス線（３０−ａ）および制御線（３０−
   ｃ）からなるバス３０を通して共用メモリ・サブシステ
   ムに接続され、前記メッセージは可変長サイズのデータ
   ・バーストにスライスされる方法において、 （ａ）前記管理手段（１４）とすべての前記通信アダプ
   タ（２０）との間を接続する第１単一データ・フロー制
   御線ＲＢＥ（３４）を用意し、該制御線（３４）が前記
   管理手段（１４）によってアサートされると、前記アダ
   プタ（２０）からデータ・バーストを送信することを許
   可するステップと、 （ｂ）共用メモリ・サブシステム（１０）へ送信すべき
   メッセージをもつ通信アダプタ（２０）から、前記アー
   ビタ（２６）に対してバス要求を行うステップと、 （ｃ）通信アダプタ（２０）から送信される各データ・
   バースト（５７）に関連づけられ、少なくともメッセー
   ジのユーザ（２２）所有者の識別子を含むバースト制御
   ワード（５２）を生成するステップと、 （ｄ）前記アービタ（２６）によって選択された通信ア
   ダプタ（２０）の１つによって、バス（３０）の前記デ
   ータ線（３０−ｄ）上の対応する制御ワード（５２）と
   関連づけられたデータ・バースト（５０）を、アドレス
   線（３０−ａ）上のすべてのアダプタに対して付された
   の単一アドレスと一緒に、サブシステム（１０）へ送信
   するステップと、 （ｅ）前記制御ワード（５２）を前記管理手段（１４）
   によって読み取り、メッセージのユーザ所有者の識別子
   にしたがって、データ・バーストをデポジトリ記憶機構
   にストアするステップとからなることを特徴とする方
   法。
2. 【請求項２】 （ａ）前記管理手段（１４）が前記異な
   るユーザから送られてきたメッセージのバーストをイン
   タリーブすることを可能にするために、前記デポジトリ
   記憶機構を管理する管理手段（１４）に、すべてのアダ
   プタ（２０）に対して同一メモリ・マップ位置をもつ複
   数のフリップフロップ・バッファを設けるステップと、 （ｂ）前記バッファのうち少なくとも１つのバッファが
   空きになったとき、前記管理手段（１４）によって前記
   ＲＢＥ線を活動化して、そのステータスにしたがってメ
   ッセージを送信するように前記アダプタ（２０）に通知
   するステップ とを具備することを特徴とする請求項１に記載の方法。
3. 【請求項３】 前記バースト制御ワードは、 − データ・バーストのユーザ所有者（５３） − データ・バーストのサイズ（５４） − メッセージ内のバーストの位置（５５） を指定していることを特徴とする請求項１または２に記
   載の方法。
4. 【請求項４】 デポジトリ記憶機構（１２）および該デ
   ポジトリ記憶機構を管理する管理手段（１４）を備えた
   共用メモリ・サブシステム（１０）から送信された、イ
   ンタリーブされたバーストからなるメッセージを、複数
   の異なるユーザ（２２）が接続されている複数の通信ア
   ダプタ（２０）へ送信する方法であって、該アダプタ
   （２０）は、アービタ（２６）によって制御されるデー
   タ線（３０−ｄ）、アドレス線（３０−ａ）および制御
   線（３０−ｃ）を含むバス（３０）を通してサブシステ
   ム（１０）に接続され、該メッセージは可変長サイズの
   データ・バースト（５７）にスライスされる方法ににお
   いて、 （ａ）前記デポジトリ記憶機構の待ち行列からメッセー
   ジを取り出すステップと、 （ｂ）メッセージが送信レディ状態にあることを示す第
   １制御情報を、バス（３０）を経由して、関係の通信ア
   ダプタ（２０）へ送信するステップであって、該第１制
   御情報は、少なくとも宛先ユーザ（２２）の識別子を含
   み、該ユーザには、前記データ線（３０−ｄ）を介し
   て、前記アドレス線（３０−ａ）上の特殊コードと一緒
   に、前記メッセージが送信されるステップと、 （ｃ）前記管理手段（１４）をすべての前記通信アダプ
   タ（２０）に接続する第２単一データ・フロー制御線Ｘ
   ＢＥ（３６）を用意し、該制御線は前記管理手段（１
   ４）によってアサートされると、該アダプタ（２０）が
   共用メモリ・サブシステム（１０）からデータ・バース
   トを要求することを可能にするステップと、 （ｄ）前記共用メモリ・サブシステム（１０）からメッ
   セージを受信するべき通信アダプタ（２０）から、前記
   アービタ（２６）に対してバス要求を行うステップと、 （ｅ）バーストの送信を要求する送信バースト要求（Ｘ
   ＢＲ）を第２制御情報として生成するステップであっ
   て、該バーストは、少なくとも、ユーザの識別子とアダ
   プタによって処理可能な要求データの最大バースト・サ
   イズとを含み、前記第２制御情報は、アービタ（２６）
   によって選択された通信アダプタ（２０）からサブシス
   テム（１０）へ、バス（３０）の前記データ線（３０−
   ｄ）を介して、前記アドレス線（３０−ａ）上のすべて
   のアダプタに対して付された単一アドレスと一緒に送信
   されるステップと、 （ｆ）そのサイズが前記アダプタ（２０）が要求する最
   大サイズ以下でなければならない要求データ・バースト
   をデポジトリ記憶機構（１２）から取り出し、そのバー
   ストを管理手段（１４）に一時的にストアするステップ
   と、 （ｇ）前記管理手段（１４）を各アダプタ（２０）に接
   続する第３データ・フロー制御線である送信バースト・
   レディＸＢＹ（３２）を用意し、該制御線が管理手段
   （１４）によってアサートして、管理手段（１４）に置
   かれた要求データ・バーストを読み取るように関係の通
   信アダプタ（２０）に通知するステップと、 （ｈ）共用メモリ・サブシステム（１０）からメッセー
   ジを受信するべき通信アダプタ（２０）から前記アービ
   タ（２６）に対してバス要求を行うステップと、 （ｉ）前記アービタ（２６）が前記バス（３０）を許可
   したとき、前記バス（３０）の前記データ線（３０−
   ｄ）上のバースト制御ワードと関連づけられたデータ・
   バーストを、管理手段（１４）によって送信するステッ
   プであって、該バースト制御ワード（５２）は、少なく
   ともデータ・バーストのユーザ所有者の識別子を含むス
   テップと、 （ｊ）前記制御ワードを前記アダプタ（２０）によって
   読み取り、そのあとに続くデータが要求データ・バース
   トに一致しているかどうかをチェックして、制御ワード
   に指定された宛先ユーザへ、そのデータ・バーストを送
   信するステップと、 （ｋ）メッセージ終了（ＥＯＭ）を第３制御情報として
   前記アダプタ（２０）からサブシステム（１０）へ送信
   するステップであって、該第３制御情報は、完全なメッ
   セージが送信されたかどうかを示す情報であり、かつ、
   少なくとも、メッセージが送信された宛先ユーザ（２
   ２）の識別子と、送信が正しかったか、正しくなかった
   かの通知とを含むステップと を具備することを特徴とする方法。
5. 【請求項５】 （ａ）前記デポジトリ記憶機構を管理す
   る前記管理手段（１４）に、すべてのアダプタ（２０）
   に対して同一メモリ・マップ位置をもつ複数のフリップ
   フロップ・バッファを設けて、該管理手段（１４）が異
   なるユーザ（２２）から送られてきた、メッセージのバ
   ーストをインタリーブすることを可能にするステップ
   と、 （ｂ）前記バッファのうち少なくとも１つのバッファが
   空きになっているとき、前記管理手段（１４）によって
   前記第２単一データ・フロー制御線（ＸＢＥ）を活動化
   して、そのステータスにしたがって、前記第２制御情報
   である送信バースト要求（ＸＢＲ）を送信するように前
   記アダプタ（２０）に通知するステップと、 （ｃ）データ・バーストが前記デポジトリ記憶機構（１
   ２）で取り出され、前記管理手段（１４）のバッファの
   １つにストアされたとき、該管理手段（１４）によって
   前記第３データ・フロー制御線ＸＢＹ（３２）を活動化
   して、該バッファに置かれている要求データ・バースト
   を読み取るように関係のアダプタ（２０）に通知するス
   テップと を具備することを特徴とする請求項４に記載の方法。
6. 【請求項６】 前記バースト制御ワードは、 − データ・バーストのユーザ所有者（５３） − データ・バーストのサイズ（５４） − メッセージ内のバーストの位置（５５） を指定していることを特徴とする請求項４または５に記
   載の方法。
7. 【請求項７】 請求項１〜３に記載の受信方法と請求項
   ４〜６に記載の送信方法からなるメッセージ交換方法で
   あって、アダプタ（２０）と共用メモリ・サブシステム
   （１０）との間でやりとりされるメッセージの制御の流
   れが該サブシステムに設けられたマイクロプロセッサ
   （１６）によって管理される方法において、 （ａ）前記バス（３０）が前記アービタ（２６）によっ
   て許可されたあと、前記マイクロプロセッサ（１６）か
   ら関係の通信アダプタ（２０）へコマンド（４１）を送
   信するステップであって、該コマンドは、前記データ線
   （３０−ｄ）上の前記関係アダプタの識別子と前記アド
   レス線（３０−ａ）上の特殊コードとを含むステップ
   と、 （ｂ）コマンドが実行されて前記バス（３０）が解放さ
   れると、前記アダプタ（２０）から即時に応答（４２）
   を返すステップと を具備することを特徴とする方法。
8. 【請求項８】 前記通信アダプタ（２０）に接続された
   ユーザ（２２）からの遅延応答を受け渡すことを許可す
   る方法において、 （ａ）前記マイクロプロセッサ（１６）とすべての前記
   アダプタ（２０）とを接続する単一制御流れ制御線であ
   る事象レジスタ空き線ＥＲＦ（３８）を用意し、該制御
   線が該マイクロプロセッサ（１６）によってアサートさ
   れると、前記アダプタ（２０）が前記接続ユーザ（２
   ２）から前記遅延応答を送信することを可能にするステ
   ップと、 （ｂ）マイクロプロセッサ（１６）へ送信すべき遅延応
   答をもつ通信アダプタ（２０）から前記アービタ（２
   ６）に対してバス要求を行うステップと、 （ｃ）前記アービタ（２６）がバス（３０）を許可した
   とき、前記マイクロプロセッサ（１６）へ送信する制御
   情報である事象（４３）を生成するステップであって、
   該制御情報は、ユーザの識別子に関連するユーザからの
   遅延応答を含み、かつ前記事象レジスタ空き線ＥＲＦ
   （３８）のステータスにしたがって、データ・バス（３
   ０）上を送信されるステップと、 （ｄ）前記マイクロプロセッサ（１６）によって、前記
   制御情報である事象（４３）を受信し、そこに入ってい
   る遅延応答を、ユーザの識別子にしたがってデポジトリ
   記憶機構（１２）にストアするステップと を具備することを特徴とする請求項７項に記載の方法。