JPS62281641A - デ−タ交換方式 - Google Patents
デ−タ交換方式Info
- Publication number
- JPS62281641A JPS62281641A JP12479286A JP12479286A JPS62281641A JP S62281641 A JPS62281641 A JP S62281641A JP 12479286 A JP12479286 A JP 12479286A JP 12479286 A JP12479286 A JP 12479286A JP S62281641 A JPS62281641 A JP S62281641A
- Authority
- JP
- Japan
- Prior art keywords
- data
- time slot
- delay
- exchange
- sequence pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 230000010363 phase shift Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は電子交換機におけるデータ交換方式、特に６４
Ｋｂｐｓ以上の高速データ交換に関するものである。
Ｋｂｐｓ以上の高速データ交換に関するものである。
従来、電子交換機はＰＣＭ変調された音声を対象に設計
されており、６４Ｋｂｐｓまでの交換が限度であり、そ
れ以上のスピードでは専用の高速交換用のスイッチが必
要であった。
されており、６４Ｋｂｐｓまでの交換が限度であり、そ
れ以上のスピードでは専用の高速交換用のスイッチが必
要であった。
従来の電子交換機で６４Ｋｂｐｓ以上のスピードのデー
タ交換を行う場合、単に複数タイムスロットを使用する
だけではタイムスロット毎の順序保存性が保証されてい
ないため、受信側でデータの位相づれが発生するという
欠点がある。
タ交換を行う場合、単に複数タイムスロットを使用する
だけではタイムスロット毎の順序保存性が保証されてい
ないため、受信側でデータの位相づれが発生するという
欠点がある。
しかしながら、テレコニファレンス１画像伝送。
高速データ転送等を目的として既設の設備で高速データ
転送を可能とすることが要求されている。
転送を可能とすることが要求されている。
本発明の目的は６４Ｋｂｐｓ以上の高速データ交換を行
うデータ交換方式を提供することにある。
うデータ交換方式を提供することにある。
本発明は６４Ｋｂｐｓの速度を持つタイムスロット単位
で交換を行う時分割スイッチを備えた電子交換機におい
て、データ通信に先立ってフレーム番号を示すシーケン
スパターンを各タイムスロット毎に挿入し、受信側では
その受信したシーケンスパターンによりタイムスロット
毎の遅延を識別し、その遅延情報により受信データのタ
イムスロット毎の遅延を補正して出力し、複数のタイム
スロットを使用して６４Ｋｂｐｓの逓数倍のスピードで
のデータ交換を行うことを特徴とするデータ交換方式で
ある。
で交換を行う時分割スイッチを備えた電子交換機におい
て、データ通信に先立ってフレーム番号を示すシーケン
スパターンを各タイムスロット毎に挿入し、受信側では
その受信したシーケンスパターンによりタイムスロット
毎の遅延を識別し、その遅延情報により受信データのタ
イムスロット毎の遅延を補正して出力し、複数のタイム
スロットを使用して６４Ｋｂｐｓの逓数倍のスピードで
のデータ交換を行うことを特徴とするデータ交換方式で
ある。
次に本発明の一実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すシステム構成図である
。データ端末１はライン回路２を通して時分割スイッチ
３で相互に接続される。
。データ端末１はライン回路２を通して時分割スイッチ
３で相互に接続される。
ただし、第１図は一実施例であり、複数の交換機を通し
た局間接続あるいは各種多重装置を介した場合にも本発
明は適用可能である。
た局間接続あるいは各種多重装置を介した場合にも本発
明は適用可能である。
時分割スイッチ３は６４Ｋｂｐｓのタイムスロット毎の
交換機能を有している。タイムスロットをＮ個使用する
ことにより６４Ｋｂｐｓ Ｘ Ｎのスピードでの交換が
可能となる。
交換機能を有している。タイムスロットをＮ個使用する
ことにより６４Ｋｂｐｓ Ｘ Ｎのスピードでの交換が
可能となる。
第２図に本発明の原理を示す。
Ｎ個のタイムスロットＴＳＯ〜ＴＳＮを使用して６４に
ｂｐｓＸＮのスピードでのスイッチングを行う場合の例
を示す。
ｂｐｓＸＮのスピードでのスイッチングを行う場合の例
を示す。
第２図（ａ）は送信側を示す。データ通信に先立って送
信側からシーケンスパターンを送出する。すなわち、タ
イムスロット（ＴＳＯ−ＴＳＮ）にフレーム番号を示す
コード［−ｏｔＦｔｔ〜Ｆ４を送入して送出する。
信側からシーケンスパターンを送出する。すなわち、タ
イムスロット（ＴＳＯ−ＴＳＮ）にフレーム番号を示す
コード［−ｏｔＦｔｔ〜Ｆ４を送入して送出する。
第２図（ｂ）は受信側を示す。受信側では、時分割スイ
ッチ内でのスイッチメモリへの書込、読出の時間関係に
より、フレーム遅延が発生しくｂ）の例ではタイムスロ
ット１ （ＴＳＩ）で１フレームの遅れが発生している
。
ッチ内でのスイッチメモリへの書込、読出の時間関係に
より、フレーム遅延が発生しくｂ）の例ではタイムスロ
ット１ （ＴＳＩ）で１フレームの遅れが発生している
。
その結果、受信側のデータバッファメモリには第２図（
ｃ）に示すようにタイムスロット１ （ＴＳＩ）では１
フレ一ム分遅れて記憶される。
ｃ）に示すようにタイムスロット１ （ＴＳＩ）では１
フレ一ム分遅れて記憶される。
第３図は回路構成例を示す。
ライン回路送信部には選択回路４を備え送信データ５Ｄ
ＡＴＡとシーケンスパターン５ＰＴＮとを選択する。す
なわち、データ通信に先立ってハンドシェイクのフェー
ズではフレーム項番を示すシーケンスパターン５ＰＴＮ
を送出し、ハンドシェイクフェーズ終了後送信データ５
ＤＡＴＡ側に切替えられる。
ＡＴＡとシーケンスパターン５ＰＴＮとを選択する。す
なわち、データ通信に先立ってハンドシェイクのフェー
ズではフレーム項番を示すシーケンスパターン５ＰＴＮ
を送出し、ハンドシェイクフェーズ終了後送信データ５
ＤＡＴＡ側に切替えられる。
ライン回路受信部はシーケンスパターンバッファ論理部
５．スイッチメモリ論理部６．受信データバッファメモ
リ部７がら構成されている。シーケンスパターンはシー
ケンスパターンバッファ論理部５に格納され、各タイム
スロット毎のフレーム遅延が分析され、その情報が保持
される。
５．スイッチメモリ論理部６．受信データバッファメモ
リ部７がら構成されている。シーケンスパターンはシー
ケンスパターンバッファ論理部５に格納され、各タイム
スロット毎のフレーム遅延が分析され、その情報が保持
される。
受信データは順次受信データバッファメモリ７へ格納さ
れる。スイッチメモリ論理部６は受信データバッファメ
モリ７の続出アドレスを発生させる部分でシーケンスパ
ターンより得られたタイムスロット遅延情報から各タイ
ムスロット毎に読出アドレスを補正して受信データを順
次読出すことを行う。
れる。スイッチメモリ論理部６は受信データバッファメ
モリ７の続出アドレスを発生させる部分でシーケンスパ
ターンより得られたタイムスロット遅延情報から各タイ
ムスロット毎に読出アドレスを補正して受信データを順
次読出すことを行う。
以上説明したように本発明は６４Ｋｂｐｓ単位の交換機
能を持つ電子交換機においても、６４ＫｂｐｓのＮ倍の
スピードでの交換を可能とするために、データ通信に先
立ってフレーム項番を示すシーケンスパターンを送出し
、受信側でそのシーケンスパターンよりタイムスロット
の遅延を識別することによりデータのタイムスロット毎
の遅延を補正し、原データを再生する機能を有するもの
である。
能を持つ電子交換機においても、６４ＫｂｐｓのＮ倍の
スピードでの交換を可能とするために、データ通信に先
立ってフレーム項番を示すシーケンスパターンを送出し
、受信側でそのシーケンスパターンよりタイムスロット
の遅延を識別することによりデータのタイムスロット毎
の遅延を補正し、原データを再生する機能を有するもの
である。
【図面の簡単な説明】
第１図は本発明の一実施例を示すシステム構成図、第２
図軸） 、 （ｂ） 、 （ｃ）は本発明の原理図、第
３図は本発明の回路構成図である。
図軸） 、 （ｂ） 、 （ｃ）は本発明の原理図、第
３図は本発明の回路構成図である。
Claims (1)
- （１）６４Ｋｂｐｓの速度を持つタイムスロット単位で
交換を行う時分割スイッチを備えた電子交換機において
、データ通信に先立ってフレーム番号を示すシーケンス
パターンを各タイムスロット毎に挿入し、受信側ではそ
の受信したシーケンスパターンによりタイムスロット毎
の遅延を識別し、その遅延情報により受信データのタイ
ムスロット毎の遅延を補正して出力し、複数のタイムス
ロットを使用して６４Ｋｂｐｓの逓数倍のスピードでの
データ交換を行うことを特徴とするデータ交換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12479286A JPS62281641A (ja) | 1986-05-30 | 1986-05-30 | デ−タ交換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12479286A JPS62281641A (ja) | 1986-05-30 | 1986-05-30 | デ−タ交換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62281641A true JPS62281641A (ja) | 1987-12-07 |
Family
ID=14894236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12479286A Pending JPS62281641A (ja) | 1986-05-30 | 1986-05-30 | デ−タ交換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62281641A (ja) |
-
1986
- 1986-05-30 JP JP12479286A patent/JPS62281641A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1193702A (en) | End-to-end information memory arrangement in a line controller | |
| US4354263A (en) | Computer-communications concentrator for transmission and switching of packetized data | |
| KR920007096B1 (ko) | 회로 스위칭 시스템 | |
| US4377859A (en) | Time slot interchanger and control processor apparatus for use in a telephone switching network | |
| US4766590A (en) | Loop transmission system having plural stations connected in a variable order | |
| US4855995A (en) | Method and system for data transmission | |
| US4959830A (en) | Method and apparatus for through-connecting a wideband connection in a digital time switch | |
| JPS61100046A (ja) | ル−プ伝送方法 | |
| JPS62281641A (ja) | デ−タ交換方式 | |
| EP0279627A2 (en) | Communication apparatus | |
| JPH0267848A (ja) | 可変長データフレームの転送方式 | |
| CA1166774A (en) | Method and system for processing coded information transmitted during cyclically successive time frames | |
| EP0226688B1 (en) | Serial link adapter for a communication controller | |
| EP0725352A1 (en) | Communication system and relay thereof | |
| JPS63299632A (ja) | パケット交換方式 | |
| JPS63500064A (ja) | 交換網における広帯域接続形成装置 | |
| US3940562A (en) | Transit exchange for time division multiplex asynchronous data | |
| JPH0145261B2 (ja) | ||
| JPS6332300B2 (ja) | ||
| JP2644558B2 (ja) | 通信装置の試験装置および試験方法 | |
| JPS62266946A (ja) | 多チヤンネルパケツト受信方式 | |
| JP3430689B2 (ja) | 双方向リピータ装置 | |
| JPH01280945A (ja) | Ｉｓｕｐアウトパンドパケツトプロトコルにおけるロジカルチヤネル選択方式 | |
| JPH0523096B2 (ja) | ||
| JPS6230500A (ja) | デジタル回線網終端装置 |