JPS62281475A - 電界効果型トランジスタの作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の詳細な説明 〔産業上の利用分野〕 本発明は、薄膜構造の電界効果型トランジスタの作製方
法に関する。

〔発明の概要〕

本発明は、薄膜構造の電界効果型トランジスタの作製方
法であり、チャンネル形成領域を薄膜化するために用い
たマスクのエツチング除去を、全面に形成した流動性絶
縁物より成る絶縁層と共に行うことにより、基板へのエ
ツチングを防止し、これによりゲート電極の断線を防止
することができるようにしたものである。

〔従来の技術〕

第２図はｉｌ＋！電界効果型トランジスタ（ｌＯ）の１
例であり、第２図Ａは平面図、第２図Ｂはそのｘ−ｘ’
線断面図、第２図ＣはそのＹ−Ｙ’線断面図である。こ
のトランジスタは、絶縁基板、例えば表面に５ｔ（ｈ　
Ｉｉｌが形成された基板（１）上にソース領域（８）と
ドレイン領域（９）となる多結晶Ｓｉ層＋２）が形成さ
れ、この上に５ｉ０２より成るゲート絶縁膜（６）を介
して多結晶Ｓｉのゲート電極（７）が形成されて成る。

なお、このトランジスタ（１０）において、ゲート電極
（７）直下のチャンネル形成領域を薄くし、ソース領域
（８）とドレイン＠域（９）を厚（形成して、ソース及
びドレイン抵抗を減らせる構造としている。

次にこのトランジスタ（１０）の製法の１例を説明する
。なお、第３図において、Ａ−Ｅの添字ｌは第２図Ｂ（
即ち第２図Ａのｘ−ｘ’線断面図）、そして添字２は第
２図Ｃ（即ち第２図ＡのＹ−Ｙ’線断面図）に対応する
。但し、Ｂ２のみは平面図である。

先ず第３図Ａ１とＡ２に示すように、基板（１１上に島
状の多結晶Ｓｉ層（２）を形成した後、この上に５ｉ０
２層（３）を形成する。

次に第３図８１と８２に示すように、ホトレジストを使
用して５ｉ（ｈ層（３）を窓あけし、開口部（４）を形
成する。

次に第３図０１とＣ２に示すように、５ｉ０２層（３）
をマスクにしてウェットエツチングを施し、チャンネル
形成＠域（５）を薄膜化する。

次に第３図Ｄ１とＢ２に示すように、５ｉ０２層（３）
をエツチング除去して多結晶Ｓｉ層（２）を残す。

次に第３図Ｅ１とＢ２示すように、薄膜化したチャンネ
ル形成領域（５）の一部にゲート絶縁薄膜（６）を介し
て多結晶Ｓｉのゲート電極（７）を形成した後、ソース
領域（８）とドレイン領域（９）に不純物をドープして
電界効果型トランジスタ（１０）を作製する。

〔発明が解決しようとする問題点〕

第３図Ｂ１とＢ２に示すように、５ｔ０２層（３）に開
口部（４）を形成する際、マスクとなるホトレジストの
パターンには若干の余裕があるため多結晶Ｓｉ層（２）
横の５ｉ０２層（３）も一部エッチングされて基板（１
）面が露出する。（１１）がこれにより形成された５ｉ
（ｈ層（３）の孔部である。このため、　５ｔ０２層（
３）の除去工程において、第３図Ｄ１とＢ２に示すよう
にこの孔部（１１）の下の基板（１）も同時にエツチン
グされてマスクである５ｉＯ２１’５１ｆ３１の厚さと
同じ深さの孔部（１２）が生じる。そして、第３図Ｅ１
とＢ２に示すように多結晶Ｓｉより成るゲート電極（７
）形成の際、ゲート長が短くなる程、この孔部（１２）
において断線が生じ易くなるという問題点があった。

本発明は、上記問題点を解決することができる電界効果
型トランジスタの作製方法を提供するものである。

〔問題点を解決するための手段〕

本発明においては、絶縁基板（２１）上に島状半導体層
（２２）を形成する工程と、所定のマスク（２３）を用
いて半導体層（２２）のチャンネル形成領域（２５）を
ｎ膜化する工程と、全面に流動性絶縁物（２６）を塗布
して表面が略平坦な絶縁層（２７）を形成した後、この
絶縁層（２７）を焼結する工程と、少な（ともチャンネ
ル形成領域（２５）が露出するまで焼結した絶縁層（２
７）とマスク（２３）を除去する工程と、露出したチャ
ンネル形成領域（２５）にゲート電極（３０）を形成す
る工程を有して成る。

〔作用〕

本発明によれば、マスク（２３）に形成された孔部（２
８）も埋まるように全面に流動性絶縁物（２６）を塗布
して表面が平坦な絶縁層（２７）を形成した後、この絶
縁Ｊ’！（２７）と共にマスク（２３）をエツチングし
てチャンネル形成領域（２５）を露出させるようにする
ため、絶縁基板（２１）へのエツチングを防止すること
ができる。

従ってその後チャンネル形成領域（２５）のゲート絶縁
膜（２つ）上及びこれより基板（２１）側に延長するよ
うにゲート電極（３０）を形成する際、断線することな
くゲート電極を形成できる。

〔実施例〕

第１図を参照して本発明の１実施例を説明する。

なお、Ａ−Ｆの添字１と２は第３図における添字の１と
２に対応する。

先ず第１図Ａ１とＡ２に示すように、表面に５ｉ（ｈ層
等が形成された基板（２１）上に島状の多結晶Ｓｉ層（
２２）をＣＶＤ法で形成した後、この上に５ｉ０２層（
２３）を形成する。

次に第１図８１とＢ２に示すように、マスクとなるレジ
ストを用いて５ｉＣｈ層（２３）をエツチングし、開口
部（２４）を形成する。この際、従来例と同様に多結晶
Ｓｉ層（２２）の横に孔部（２８）が生じる。

次に第１図０１とＣ２に示すように、５ｔ（ｈ層（２３
）をマスクとして多結晶５ｉｊｉ！　（２２）をエツチ
ングし、チャンネル形成領域（２５）を薄膜化する。

次に第１図Ｄ１とＢ２に示すように、全面に流動性絶縁
物例えばＳＯＧ　（スピン・オン・ガラス）（２６）を
塗布して表面が略平坦な絶縁層（２７）を形成した後、
この絶縁層（２７）を約１０００℃で焼結する。この後
のエツチング工程をウェットエツチングで行う場合、絶
縁層（２７）のエツチング速度がＳｉＯ２層（２３）と
略等しくなるようにこの焼結温度を設定するのが好まし
い。従って、このような条件設定ができない場合は、Ｒ
ＴＥＣ反応性イオンエツチング）のようなドライエツチ
ングで行う必要がある。

次に第１図Ｅ１とＢ２に示すように、ＨＦ溶液を使用し
て全面エツチングを施し、チャンネル形成領域（２５）
を露出させる。図示するように、多結晶Ｓ１層（２２）
の横の孔部（２８）には３００（２６）が充堰されてい
るため、平坦なエツチング面が得られる。従って、Ｓｉ
Ｏ２層（２３）除去の際のエツチングによって基＄ｊ（
２１）までエツチングされて孔部が生じる虞れはなくな
る。

次に第１図Ｆ１とＦ２に示すように、チャンネル形成領
域（２５）の上に５ｉ０２のゲート絶縁膜（２９）を介
して例えば多結晶Ｓｔのゲート電極（３０）を形成した
後、ソース領域（３１）とドレイン領域（３２）に不純
物をドープして本実施例に係る電界効果型トランジスタ
（３３）を得る。この状態でゲート配線した場合、平坦
な配線が得られる。

また、５ｉ０２層（２３）及び５ＯＧ（２６）を除去し
た場合であっても、段差は従来の半分であり、断線の虞
れはなくなる。第１図Ｆ３は平面図である。

〔発明の効果〕

本発明によれば、チャンネル形成領域を薄膜化するため
のマスクのエツチングを、全面に形成した流動性絶縁物
より成る絶縁層と共に行うため、絶縁Ｘ扱までエツチン
グされて孔部が生じる虞れはなくなる。従って、ゲート
長が短（なっても、従来のような基板における孔部の形
成によるゲート電極の断線の発生はなくなる。

【図面の簡単な説明】

第１図Ａ−Ｆは実施例の工程図、第２図Ａ−Ｃは従来例
の説明に供する図、第３図Ａ−Ｅは従来例の工程図であ
る。 （２１）はＳｉＯ２基板、（２２）は多結晶Ｓｉ層、（
２３）は５ｉ０２層、（２５）はチャンネル形成領域、
（２６）はＳＯＧ、（２７）は絶縁層、（３０）はゲー
ト電極である。

Claims (1)

1. 【特許請求の範囲】 絶縁基板上の島状半導体層に電界効果型トランジスタを
   作製する方法において、 所定のマスクを用いて上記半導体層のチャンネル形成領
   域を薄膜化する工程と、 全面に流動性絶縁物を塗布して表面が略平坦な絶縁層を
   形成した後、上記絶縁層を焼結する工程と、 少なくとも上記チャンネル形成領域が露出するまで上記
   焼結した絶縁層と上記マスクを除去する工程と、 上記露出したチャンネル形成領域にゲート電極を形成す
   る工程 を有する電界効果型トランジスタの作製方法。