JPS622781Y2

JPS622781Y2 -

Info

Publication number: JPS622781Y2
Application number: JP1984200828U
Authority: JP
Priority date: 1984-12-26
Filing date: 1984-12-26
Publication date: 1987-01-22
Also published as: JPS6151757U

Description

【考案の詳細な説明】本考案は加圧接触型の大容量半導体装置に係
り、特にエミツタ領域とベース領域が相互に入り
組んだ構造を有する大容量トランジスタやゲート
ターンオフサイリスタ、高周波サイリスタ等の半
導体装置に関するものである。

説明の便宜上、以下ゲートターンオフサイリス
タ（以下GTOと略記する）を例にとつて本考案
を詳細に説明する。

GTOはアノード電極をプラス、カソード電極
をマイナスとする方向に電圧を印加した順阻止状
態において、ゲート電極とカソード電極間にゲー
ト・カソード間接合に対して順バイアスの電圧を
印加するとターンオンし、またオン状態において
ゲート電極とカソード電極間に上記接合に対して
逆バイアスの電圧を印加するとターンオフするこ
とができるスイツチング素子である。

GTOでは通常のサイリスタと異なり、ゲー
ト・カソード間の逆方向特性を良好にする必要が
ある。さらに具体的に言えば、ゲート・カソード
間の逆方向洩れ電流を少なくしかつ逆方向耐圧を
高くする必要がある。また、ゲートターンオフ特
性を向上させるためベース層の横方向の抵抗を小
さくする必要がある。このためにGTOでは通常
のサイリスタと異なり、エミツタ領域を細長いた
んざく形となし、ベース領域はエミツタ領域を取
り囲んだ構造にするのが普通である。エミツタ領
域の上に固着された電極（以下エミツタ電極と称
する）の幅は通常500μｍ以下で、エミツタ電極
の厚さは高々10μｍ程度である。そのためにエミ
ツタ電極の長さ方向に沿う電圧降下は、GTOの
電流容量を増すためにエミツタ領域の長さを長く
すると、無視できない大きさになり結局エミツタ
領域全面が有効に動作しなくなるので大容量化が
困難になる。

この問題を解決するために、電極内での主電流
通路が実質的に電極の垂直方向になり、電極部の
抵抗が影響しないようにエミツタ電極の全面上に
厚い金属板を接触させる必要がある。しかし、
GTOではベース領域の上に固着された電極（以
下ベース電極と称する）とエミツタ電極が相互に
入り組んだ構造になつているため、このままでは
平らな金属板をエミツタ電極のみに接触させるこ
とは困難である。

この問題を解決するためにエミツタ電極をベー
ス電極より高く形成する方法、あるいはエミツタ
電極に接触すべく金属板のベース電極に対応する
領域を凹形にしておく方法が提案されている。

第１図に従来のGTOの典型的な構造を示す。
１は半導体基体でｎエミツタ領域２、ｐベース領
域３、ｎベース領域４、ｐエミツタ領域５から構
成されている。６はｎエミツタ領域２の表面に低
抵抗接触した第１の主電極、８はｐエミツタ領域
５の表面に低抵抗接触した第２の主電極、７はｐ
ベース領域３の表面に固着した制御電極、９は第
１の主電極６に、図の矢印の方向に圧力を印加し
たときに接触する第１の金属板、１０は第２の主
電極８と固着した第２の金属板である。

この構造にすると、平らな第１の金属板９を第
１の主電極６のみに加圧接触できる。しかしなが
らｎエミツタ領域２とｐベース領域３の間に形成
されるpn接合の表面安定化膜を形成することが
困難で、その結果、ゲート・カソード間の逆方向
特性が不安定になるという欠点がある。また、こ
のような構造では金属板９を加圧して主電極６に
接触させると、金属板９が変形して主電極６以外
の部分で半導体基体と接触してしまうことが本考
案者等の実験により明らかになつた。さらに制御
電極７の厚さを厚くするとｎエミツタ領域６や第
１の金属板９と接触しやすくなり、ゲート・カソ
ード間の短絡を引き起こし易いので、制御電極７
の厚さは数μｍ程度に限定される。GTOでは通
常のサイリスタと異なり、ターンオフ時に主電流
の数10％の電流をゲート電極から引く抜くために
ゲート電極の抵抗を十分低くする必要があるが、
従来構造では制御電極７を厚くできないため、大
容量化が困難であつた。

第２図に他の種類の従来型GTOの構造を示
す。図において第１図と共通の部分は第１図と同
符号で示す。この構造ではｎエミツタ領域２とｐ
ベース領域３の間に形成されるpn接合の露出部
には、図には明示していないが、容易に安定化膜
を形成できるので、ゲート・カソード間の逆方向
特性は安定になる。しかしながら第１の主電極６
と第１の金属板９の凸部とを正確に位置合わせし
なければならず、この位置合わせがずれると、制
御電極７と第１の金属板９が接触し、ゲート・カ
ソード間の短絡を引き起す恐れがある。

本考案の目的は上記従来の欠点を解決し、ゲー
ト・カソード間の逆方向特性を良好にし、平らな
金属板をエミツタ電極のみに圧接できかつゲー
ト・カソード間の短絡事故を絶無にでき、しかも
ゲート電極部の抵抗を低くできる加圧接触型大電
流半導体装置を提供するにある。

本考案は上記した目的を達成するために、エミ
ツタ領域とベース領域の間に形成されるpn接合
をプレーナ形としかつ半導体基体の一主表面のベ
ース電極を形成すべき部分を凹状にしてこの凹状
部底部にベース電極を形成し、エミツタ電極以外
の上記一主表面の露出部およびベース電極露出部
を絶縁膜で覆つたものである。

以下本考案を実施例により詳細に説明する。第
３図は本考案の一実施例であるGTOを示す概略
断面図で第４図はこの実施例の部分拡大断面図で
ある。図中１は、ｎエミツタ領域２、Ｐベース領
域３、ｎベース領域４、ｐエミツタ領域５より成
る半導体基体、６はｎエミツタ領域２に低抵抗接
触した第１の主電極（エミツタ電極）、７はｐベ
ース領域３に低抵抗接触した制御電極（ベース電
極）、８はｐエミツタ領域５に低抵抗接触した第
２の主電極、９はエミツタ電極６に図中矢印で示
す方向に加圧して接触する第１の金属板、１０は
第２の主電極８にろう付けされた第２の金属板で
ある。ｎエミツタ領域２とｐベース領域３の間に
形成されるpn接合構造の詳細は第４図に示すよ
うにプレーナ形で、その接合表面には安定化膜１
１が被覆されている。また、ベース電極７の露出
表面はポリイミド系レジン１２によつて全面が覆
われている。

このGTOは次のようなプロセスで製作した。
フローテイング・ゾーン法で精製した抵抗率約50
Ω・cm、厚さ約250μｍのｎ型シリコン単結晶板
を出発材料とし、このシリコン板をガリウムと共
に石英管に入れて真空に封じ、1100℃で約４時間
熱処理し、シリコン表面に高濃度で薄いｐ型層を
形成した。シリコン板を石英管から取り出して、
1250℃で約10時間ドライブイン拡散してｐベース
層とｐエミツタ層を形成した。

ドライブイン拡散中に形成されたシリコン酸化
膜を公知のホトエツチング技術を用いてｎエミツ
タ領域となる部分のみを選択的に除去した後、
POCl₃をソースとしてリンを1100℃で約30分間デ
ポジシヨンした。この工程中に形成されたリンガ
ラスを弗化水素酸で除去した後、1200℃で約５時
間ドライブイン拡散してｎエミツタ層を形成し
た。

ホトエツチング技術を用いてｐベース電極を形
成すべき部分のシリコン酸化膜を除去し引き続い
てｐベース層を所定の厚さエツチングで除去した
後、BNをソースとしてボロンを1100℃で約30分
間デポジシヨンした。この工程中にできたボロン
ガラスを弗化水素酸で除去した後、1200℃で約５
時間ドライブイン拡散した。

金を拡散してシリコン中のキヤリヤライフタイ
ムを短かくしターンオフ性能を良くした。第２の
金属板とシリコン板をアルミニウムを用いてろう
付けし、ホトエツチング技術を用いてｎエミツタ
電極とｐベース電極を形成すべき部分のシリコン
酸化膜を除去した。

アルミニウムを約10μｍ真空蒸着し、ホトエツ
チング技術を用いてエミツタ電極とベース電極を
形成した。

最後にｐベース層とｎベース層の間、及びｎベ
ース層とｐエミツタ層の間に形成されるpn接合
の露出部を含むシリコン基板露出表面を熱酸化法
によりSiO₂にする安定化処理を施した。絶縁膜
１２はポリイミド系レジンを塗布後選択ホトエツ
チングして設けた。

このようにすることによつて、半導体基体１の
カソード電極板９側に露出するのはｎエミツタ電
極６のみになるのでゲート・カソード間の短絡事
故を絶無にできるばかりでなく、ベース電極７の
厚さを十分厚くしてもよいのでベース電極抵抗を
さらに低くでき、ゲートから大電流を引き抜き易
いのでターンオフ性能をより向上できる。

このようにして製作したGTOでは、ｎエミツ
タ領域２とｐベース領域３の間のpn接合の接合
表面はシリコン酸化膜１１で被覆されているので
この接合の逆方向特性は安定である。さらにｐベ
ース電極７はｎエミツタ電極６よりも陥没したと
ころに設けてあるので、平らなカソード電極板９
をｎエミツタ電極６に圧着してもベース電極７と
短絡することはない。またｐベース領域３の表面
はベース電極７以外はすべてシリコン酸化膜１１
によつて覆われているので仮にカソード電極板９
が触れてもゲート・カソード間の短絡は起らな
い。さらに第４図に示すようにｐベース電極７と
ｐベース領域３の間のコンタクト抵抗はｐ型高不
純物濃度領域３１を設けてあるために充分低い。
この結果、ゲートから大きな電流を引き抜けるの
で、GTOのしや断できる電流を大きくできる。

絶縁膜１２としてポリイミド系レジンを設ける
場合、先に設けた熱酸化膜１１をエツチヤントで
破損することはないので、熱酸化膜１１による逆
方向耐圧は劣化する恐れはなく、信頼性は高い。
ポリイミド系レジンは第３図に示すように表面に
凹凸があるところに設けても、ベース電極７とし
て用いられているアルミニウムや熱酸化膜１１と
のぬれ性は良好でしかも、塗布時に均一な膜を設
けることが容易であるから、ベース電極７を確実
に覆うことが可能である。更に、選択エツチング
ができるので、半導体基板表面に塗布してから、
選択的に除去することによつて、エミツタ電極６
等、所定個所を容易に露出させることが可能で、
作業性においても有効である。また、この時、ｎ
エミツタ電極６上のポリイミド系レジンは選択エ
ツチングによつて除去されてしまうので、ｎエミ
ツタ電極６とカソード電極板９の間の接触性が阻
害されることはない。

以上の説明ではGTOを例にしたが、大電力用
トランジスタのエミツタ・ベース間の逆方向特性
もGTOのカソード・ゲート間の逆方向特性と同
様な特性を必要とするので、本考案はトランジス
タに適用しても同じように良好な効果を呈する。

本考案によれば、ゲート・カソード間の逆方向
特性を良好にでき、ベース電極抵抗を低減でき、
平らなカソード電極板を加圧接触してもゲート・
カソード間の短絡を完全に防ぐことがてきる。

【図面の簡単な説明】

第１図、第２図は従来の加圧接触型大電力半導
体装置の概略断面図、第３図は本考案の一実施例
の概略断面図、第４図はその部分拡大断面図であ
る。１……半導体ペレツト、２……ｎエミツタ領
域、３……ｐベース領域、３１……高不純物濃度
領域、４……ｎベース領域、５……ｐエミツタ領
域、６……第１の主電極（エミツタ電極）、７…
…制御電極（ベース電極）、８……第２の主電
極、９……第１の金属板（カソード電極板）、１
０……第２の金属板、１１……SiO₂膜、１２…
…ポリイミド系レジン膜。

Claims

【実用新案登録請求の範囲】

内部に複数のpn接合を有する半導体基体の同
じ主表面側に２種の電極が形成されるものにおい
て、一方の電極は上記主表面に形成された台地状
部の頂部に、他方の電極は前記台地状部間の底部
にアルミニウムにより形成され、上記台地状部の
頂部の上記一方の電極部以外の部分にpn接合の
端部が露出し、上記主表面の露出部は半導体の熱
酸化膜で覆われ、上記台地状部の底部に形成され
た他方の電極の表面はポリイミド系レジンで覆わ
れており、上記一方の電極に金属板が圧着される
ことを特徴とする半導体装置。