JPS62274454A - 並列処理計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明は複数のプロセッサにより処理速度の向上をはか
るマルチプロセッサに係り、特にプロセッサ故障時にシ
ステムの処理能力を低下させない並列処理計算機に関す
る。

〔従来の技術〕

従来から、科学技術計算等を高速に行なうために複数の
プロセッサを用い並列にデータ処理を行なう並列処理計
算機が開発されてきた。

この並列処理計算機においてプロセッサ間で効率よくデ
ータ転送を行なうためのプロセッサ結合方式として、近
接結合型がある。その例は論文ニー・シー・エムトラン
ザクションズオンコンピュータ　システムズｌ、　３　
（１９８３年）第１９５頁から第２２１頁（ＡＣＭ　Ｔ
ｒａｎｓｌｏｎ　Ｃｏｍｐｕｔｅｒ　Ｓｙｓｔｅｍｓ。

Ｖｏｆｆ　１．Ｎｃｉ３．（１９８３）ｐｐ　　１９５
−２２１に示されている。

〔発明が解決しようとする問題点〕

近接結合型の並列処理計算機では、１台のプロセッサが
故障すると、そのプロセッサと隣接するプロセッサとデ
ータの授受が不可能になり隣接プロセッサも停止し、つ
いにはシステム全体の停止を引きおこしてしまう。

しかしながら上記従来技術はプロセッサの故障に対して
は特に配慮されておらず、プロセッサの故障に弱いとい
う問題点があった。

本発明では、プロセッサ故障時にシステム全体の処理能
力を低下させることなく、かつ、プロセッサの配列を変
更することなく、プロセッサの再構成をする並列処理計
算機を提供することにある。

〔問題点を解決するための手段〕

上記目的は、プロセッサ故障時にそれを検出する回路と
、行又は列要素を構成する予備プロセッサと、その予備
プロセッサをシステムに結合する回路を′設けることに
より、達成される。

〔作用〕

プロセッサ故障時に、故障プロセッサが属する行又は列
又はその両方向をバイパスしてシステムから切り離して
も、予備として設けた行または列を構成する予備プロセ
ッサをシステムに結合することにより、システム全体の
処理能力を低下させ・　ることなく、又プロセッサの配
列を変更することなく、プロセッサの再構成をすること
ができる。

〔実施例〕

以下、本発明の一実施例を図面を用いて説明する。

第１図は本発明を用いた並列処理計算機のプロセッサ構
成を示したものであり１例として３行３列の２次元配列
の構成を示す。

Ｐｔ１Ｊ（ｉ＝１〜３．ｊ＝１〜３）は並列処理計算機
を構成するプロセッサであり、全て同じ機能を持ってい
るものとする。１はＰｉＨａと同じ機能を持つ予備プロ
セッサでこれらはＹ軸方向のデータ転送バスが連結され
１列のプロセッサ群を構成している。また、これらの予
備プロセッサを隣接プロセッサＰ五、３、Ｐ２，３、Ｐ
ａ、ａとバス切替口−路゛Ｚを介して接続されている。

、ノー 一′プロセッサが全て正常な場合、バス切替回路２はＣ
側にスイッチを倒しているため、予備プロセッサ１はシ
ステムから切り離されている。又、バスバイパススイッ
チＢＳは開いているおり、ＰＬ、ｔ〜Ｐ３，８の９台で
並列処理計算機が構成されている。

次に任意の１台、例えばプロセッサＰｚ、ｚが故障した
場合、故障検出回路３により故障通知信号Ｓ２が出力さ
れる。２列めのプロセッサはこの故障通知信号Ｓ２によ
りバスバイパススイッチＢＳを閉じデータ転送バスを、
バイパスさせる。これにより２列めのプロセッサは全て
システムから切り離される。また、同時に故障検出回路
３からバス切替信号ＳＣが出力され、バス切替回路はこ
の信号によりスイッチをａ′及びｂ′側に倒す。これに
より、ａ−ａ’、ｂ−ｂ’間が連結されシステムに１列
の予備プロセッサが追加される。その結果システム全体
のプロセッサの台数及び配列に変更なくプロセッサの再
構成が行なわれる。

また、予備プロセッサは行９列どの方向に設けてもよく
、また予備プロセッサより構成される行列を増やすこと
により、複数台のプロセッサの故障にも対応できる。

次に第２図を用いバス切替回路の説明をする。

説明をしやすくするため１行目のプロセッサについての
み説明をするが、２行目、３行目のプロセッサについて
も同様である。

第２図でＢＩはプロセッサ間のデータ転送バス、０１〜
Ｇ３はスリーステート回路のゲート、ＳＣはバス切替信
号である。

全てのプロセッサが正常な場合、バス切替信号ＳＣは１
１０”であり、したがってゲートＧ１の制御端子にのみ
インバータ１１により反転された“１”が印加されゲー
トが開く、他のゲートＧ２．Ｇ３の制御端子には“Ｏ”
が印加されているためゲートは閉じており、すなわちプ
ロセッサＰ１，３から出力されたデータ信号ＤＯ〜Ｄｎ
はゲートＧ１を介しプロセッサＰｉｔ　１に入力される
。

次にプロセッサが故障した場合、バス切替信号ＳＣが“
１”になり、したがってゲートＧ２及びゲートＧ３の制
御端子に“１”が印加されゲートが開く、又、ゲートＧ
１の制御端子にはインバータの反転出力“０”が印加さ
れゲートが閉じる。

この結果Ｐｚ、ａより出力されたデータ信号Ｄｏ〜Ｄｎ
はゲートＧ３を介して予備プロセッサ１に入力され、予
備プロセッサ１より出力されたデータ信号Ｄｏ’〜Ｄｎ
’はゲートＧ２を介してプロセッサＰｚ　　１に入力さ
れる。

次に第３図を用いてプロセッサの故障検出方法について
説明する。ここではプロセッサＰ２，２が故障している
と仮定する。

故障検出は第３図における故障検出スイッチＳｗをＯＮ
にすることにより行なわれる。これにより、インバータ
Ｂｉ　を介して単安定マルチバイブレータ４に１”が印
加される。すると単安定マルチバイブレータ４はライン
４１によりプロセッサＰ１−１〜Ｐ８−３の割り込み入
力にパスル信号を入力する６割り込みが入力されたプロ
セッサが各々、レジスタ１０に“１”を書き込むが、故
障したプロセッサＰｚ−ｚはレジスタ１０に１１”を書
き込むことができないため、オープンコレクタ６に０”
を印加する。よってライン６２及び６０は他のプロセッ
サの状態にかかわらず、必ずＩＩ　Ｏ１１になりアンド
ゲート８にインバータ１１により反転されたａ　１　ｕ
が印加される。また単安定マルチバイブレータ４から出
力されたパスル信号はフリップフロップＦＦＩにも入力
されライン５１が６゛１”になる。よってアンドゲート
８はディレィＤ！により、プロセッサに割り込みが入力
されて各々のレジスタ１０に“１”を書き込むのに必要
な時間経過後ｔｌ　１１ｊが印加される。その結果バス
切替信号ＳＣが出力される。またこのバス切替信号ＳＣ
は、アンドゲート９１〜９３に入力される。

ところがライン６２は“０”であるためアンドゲート９
２には反転入力゛１″が印加され、２列めのプロセッサ
に故障通知信号Ｓ２が出力される。

〔発朋の効果〕

本発明によれば、プロセッサが故障しても予備プロセッ
サを用いてプロセッサの台数、配列を変えることなく並
列処理計算機を再構成できるので、システムの信頼性を
向上させる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の並列処理計算機の構成図、
第２図はバス切替口論の論理図、第３図はプロセッサの
故障検出回路の論理図である。 １・・・予備プロセッサ、２・・・バス切替回路、３・
・・故障検出回路、Ｐ　Ｉ　Ｊ・・・プロセッサ、Ｓｎ
・・・故障通知信号ｈ ネ　１０ コ １−−一子＠７ａｏ　ｆ−ｙ寸 辞−−−テータ準ミ３メー八゛ス ５ｃ　＝　ｔｖｚｍ’ｔｒイを驚ツ ′！４２０ 第３図

Claims (1)

【特許請求の範囲】
1. １、複数のプロセッサを配列して隣接プロセッサ間をデ
   ータ伝送バスで結合して成る並列処理計算機において、
   該並列処理計算機を構成するプロセッサの故障を検出す
   る手段と、行または列要素を構成する予備プロセッサと
   、前記予備プロセッサから構成される行または列をシス
   テムに結合する手段を有し、プロセッサ故障時に前記故
   障検出手段よりシステムを構成するプロセッサ及び前記
   結合手段に故障の情報を伝え、前記結合手段は受けとつ
   た情報により、前記予備プロセッサより構成される行ま
   たは列をシステムに結合することを特徴とした並列処理
   計算機。