JPS62273769A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62273769A
JPS62273769A JP11653686A JP11653686A JPS62273769A JP S62273769 A JPS62273769 A JP S62273769A JP 11653686 A JP11653686 A JP 11653686A JP 11653686 A JP11653686 A JP 11653686A JP S62273769 A JPS62273769 A JP S62273769A
Authority
JP
Japan
Prior art keywords
insulating film
oxide insulating
emitter
window
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11653686A
Other languages
English (en)
Inventor
Shoichi Nakagawa
正一 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP11653686A priority Critical patent/JPS62273769A/ja
Publication of JPS62273769A publication Critical patent/JPS62273769A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置とくにバイポーラトランジスタを含
んだ集積回路装置の製造方法に関する。
従来の技術 バイポーラ型半導体集積回路装置の従来の製造方法は、
半導体基板を埋込層を選択的に埋設したあとエピタキシ
ャル層を成長させ、次に分離領域を選択的に形成したあ
によりコレクタ抵抗低減用拡散領域、トランジスタのベ
ース領域、エミッタ領域を各々形成、電極を取るための
開孔窓を開孔し、電極配線を実施していた。
従ってエピタキシャル層成長後、各種領域を形成する毎
に、各種領域の絶縁膜の厚さが異なシ、段差が生じてい
る。
一方では近年集積回路の性能を向上させるため、微細パ
ターンと浅い接合の導入が益々必要となってきている。
発明が解決しようとする問題点 以上のように各種領域の絶縁膜の厚さがことなり、従っ
て、各領域の境界で絶縁膜段差が生じることになシ、配
線金属の段切れが発生する原因となっている。またパタ
ーンの微細化とあいまって、電極をとるだめのコンタク
ト窓の形成は絶縁膜の厚さが領域によって異なるのでひ
じょうに困難になってきている。とくにエミッタコンタ
クト窓形成は微細化のためウォッシュアラ) (was
h out )法が用いられておシ、且つ接合深さも浅
くなっている。従って配線金属が純アルミニウムでは、
エミッタ・ベース短絡が生じるため、最近、配線金属と
して、アルミニウム・シリコン合金あるいは高融点金属
が用いられているが、これでもまだ不充分で、場合によ
っては、収率を極端におとす原因になっていた。
本発明は配線金属の段切れを防止し、エミッタ・ベース
短絡不良を低減し、収率の高い半導体装置を製造するこ
とを目的としている。
問題点を解決するための手段 以上の問題点を解決するため本発明は、−導電型の半導
体基板または前記半導体基板を形成した前記半導体基板
と同導電型のエピタキシャル層に、前記半導体基板と同
導電型の高不純物濃度を含むコレクタ拡散領域により前
記半導体基板と逆導電型のベース領域とを形成する第1
の工程により前記第1の工程により前記半導体基板また
は前記エピタキシャル層を形成された凹凸の表面を有す
る第1の酸化絶縁膜を除去後、平坦な第2の酸化絶縁膜
を形成する第2の工程により前記ベース内の所定の領域
上の前記第2の酸化絶縁膜に開孔し、前記所定の領域に
半導体基板と同導電型の領域上の前記第2の工程により
前記エミッタ領域を形成された第3の酸化絶縁膜を除去
する第4の工程により前記エミッタ領域上に形成された
第3の所望の部分上の前記第2の酸化絶縁膜を開孔する
第6の工程により前記第2の酸化絶縁膜を開孔を第4の
酸化絶縁膜を形成する第6の工程により第4の酸化絶縁
膜を異方性エツチングする事により前記各開孔窓の中央
なくもエミッタ開孔窓の側壁および其の近傍に第4の酸
化絶縁膜を選択的に残す第7の工程により前記第7の工
程により前記第2の酸化絶縁膜に形成された各開孔部に
電極を形成する第8の工程とを具備する事を特徴とする
半導体装置の製造方法を提供する。
造方法を提供する。
作  用 ベース領域形成工程でエピタキシャル層表面の絶縁膜を
平坦化するので、それ以前の工程でできた絶縁膜の段差
は解消される。
エミッタコンタクト窓形成法として、エミツタ窓側壁と
その近傍に絶縁膜を異方性ドライエッチンク法テ残し、
且つエミッタコンタクト窓中央部は開孔することが出来
るので、金属配線のエミッタ・ベース短絡が低減できる
それと同時に、エミッタ・ベース境界領域のエピタキシ
ャル層表面絶縁膜段差も急しゅんでなくなるから、配線
の段切れが防止できる効果がある。
エミツタ窓側壁とその近傍に絶縁膜を残すときに、ベー
スコンタクト窓、コレクタコンタクト窓。
その他のコンタクト窓についても同一手法で同時に、な
だらかな開孔窓が形成できるから、エピタキシャル層上
全領域にわたって平坦な絶縁膜、且つなだらかなコンタ
クト窓が形成できることになシ、段切れ防止の効果が著
しく向上できる。
実施例 本発明の半導体装置の製造方法を一実施例を用いて説明
する。
第1図〜第7図は主な製造工程での断面図を示している
。第1図で、P型半導体基板1にN1埋込層2を拡散、
そしてN型エピタキシャル成長層3を成長させ、r型分
離領域4.N+型コレクタ拡散層5.ベース領域6を順
次形成する。このとき、エピタキシャル成長層表面の第
1酸化膜7は、各領域毎に膜厚がことなり、表面は凹凸
になっている。ベース領域形成後、この第1酸化膜7を
全面エツチングで除去し、第2図の様に、新たな第2酸
化膜を形成する。第2酸化膜8表面は凹凸がなく均一な
膜面になっている。そして、第3図に示す如く、ベース
領域6の所定の位置にエミッタ領域9をイオン注入法あ
るいは従来の拡散法で形成する。このとき従来の拡散法
では第3の酸化絶縁膜1oが成長する。イオン注入法に
於てもアニール工程で僅かな厚みの第3の酸化絶縁膜1
oが成長する。次にこの第3の酸化絶縁膜1oをウォッ
シュアウト法によって除去し、第4図の如く、エミッタ
コンタクト窓11を開孔する。ウォッシュアウト法であ
るので、微細パターンのエミッタの場合でも容易に開孔
できる。そして、ベースコンタクト窓12.コレクタコ
ンタクト窓13を通常のホトエッチ法によって第2の酸
化絶縁膜8に開孔する。この工程はエミッタコンタクト
窓形成前に実施しておいても差し支えない。次に、第6
図に示す如く、全面にCVD法により第4の酸化絶縁膜
14を成長させる。そのあにより全面を異方性のりアク
ティブイオンエツチングを行い、第6図に示す様に、開
孔窓の側壁およびその近傍に側壁筒4の酸化絶縁膜14
aを残すことができる。
そして、第7図に示す様に、アルミニウム・シリコン合
金又は高融点金属などによるエミッタ電極15、ベース
電極16.コレクタ電極17を形成するにより本発明の
製造方法によるバイポーラ型半導体集積回路装置を作る
ことができる。
発明の詳細 な説明したように、本発明の半導体装置の製造方法を用
いれば、絶縁膜段差による配線金属の段切れがなく、且
つ、エミッタ・ベース短絡の危険性が非常に少なく、半
導体装置の収率を大幅に向上させることができる。
【図面の簡単な説明】
第1図〜第7図は本発明の半導体装置の製造方法の一実
施例を示す工程断面図である。 1・・・・・・P型半導体基板、2・・・・・・W型埋
込層、3・・・・・・N型エピタキシャル成長層、4・
・・・・−P型分離領域、5・・・・・・N型コレクタ
拡散層、6・・・・・・ベース領域、7・・・・・・第
1酸化膜、8・・・・・・第2酸化膜、9・・・・・・
エミッタ領域、1o・・・・・・エミッタ酸化膜、11
・・・・・・エミッタコンタクト窓、12・・・・・・
ベースコンタクト窓、13・・・・・・コレクタコンタ
クト窓、14・・・・・・CVD酸化膜、14a・・・
・・・側壁CVD酸化膜、15・・・・・・エミッタ電
極、16・・・・・・ベース電極、17・・・・・・コ
レクタ電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名区 
            区 の                        
   Q城                城区  
          区 〜                   の城   
         憾

Claims (1)

    【特許請求の範囲】
  1. 一導電型の半導体基板または前記半導体基板上に形成し
    た前記半導体基板と同導電型のエピタキシャル層に、前
    記半導体基板と同導電型の高不純物濃度を含むコレクタ
    拡散領域と、前記半導体基板と逆導電型のベース領域と
    を形成する第1の工程と、前記第1の工程により前記半
    導体基板または前記エピタキシャル層上に形成された凹
    凸の表面を有する第1の酸化絶縁膜を除去後、平坦な第
    2の酸化絶縁膜を形成する第2の工程と、前記ベース内
    の所定の領域上の前記第2の酸化絶縁膜に開孔し、前記
    所定の領域に前記半導体基板と同導電型のエミッタ領域
    を形成する第3の工程と、前記第3の工程により前記エ
    ミッタ領域上に形成された第3の酸化絶縁膜を除去する
    第4の工程と、前記コレクタ拡散領域と前記ベース領域
    との所望の部分上の前記第2の酸化絶縁膜を開孔する第
    5の工程と、前記第2の酸化絶縁膜上と前記各開孔上と
    に第4の酸化絶縁膜を形成する第6の工程と、第4の酸
    化絶縁膜を異方性エッチングする事により前記各開孔窓
    の中少なくもエミッタ開孔窓の側壁および其の近傍に第
    4の酸化絶縁膜を選択的に残す第7の工程と、前記第7
    の工程により前記第2の酸化絶縁膜に形成された各開孔
    部に電極を形成する第8の工程とを具備する事を特徴と
    する半導体装置の製造方法。
JP11653686A 1986-05-21 1986-05-21 半導体装置の製造方法 Pending JPS62273769A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11653686A JPS62273769A (ja) 1986-05-21 1986-05-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11653686A JPS62273769A (ja) 1986-05-21 1986-05-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62273769A true JPS62273769A (ja) 1987-11-27

Family

ID=14689554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11653686A Pending JPS62273769A (ja) 1986-05-21 1986-05-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62273769A (ja)

Similar Documents

Publication Publication Date Title
US4883772A (en) Process for making a self-aligned silicide shunt
JPS60202965A (ja) 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体
JPS62273769A (ja) 半導体装置の製造方法
JPS63207177A (ja) 半導体装置の製造方法
JPS5911644A (ja) 半導体装置の製造方法
JPH01134969A (ja) 半導体装置とその製造方法
RU2244985C1 (ru) Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем
JPH02153534A (ja) 半導体装置の製造方法
EP0264309A1 (en) Self-aligned base shunt for transistor
JPH0314238A (ja) バイポーラ型半導体集積回路装置の製造方法
JP2575204B2 (ja) バイポーラ型半導体集積回路装置の製造方法
JP4213298B2 (ja) 半導体装置の製造方法
JP2745946B2 (ja) 半導体集積回路の製造方法
JPH01147864A (ja) 半導体装置
JPH07335751A (ja) 半導体集積回路装置の製造方法
JPH06181215A (ja) 半導体集積回路
JPH0240921A (ja) バイポーラトランジスタの製造方法
JPS61220466A (ja) 半導体集積回路装置の製造方法
JPS62111459A (ja) 半導体装置の製造方法
JPS6132546A (ja) 半導体集積回路装置の製造方法
JPS639150A (ja) 半導体装置の製造方法
JPS61248533A (ja) 半導体装置の製造方法
JPS61166167A (ja) 半導体装置の製造方法
JPH0355847A (ja) 半導体装置及びその製造方法
JPS60257572A (ja) 半導体装置の製造方法