JPS62262541A - 共有メモリアクセス排他制御方式 - Google Patents
共有メモリアクセス排他制御方式Info
- Publication number
- JPS62262541A JPS62262541A JP61106255A JP10625586A JPS62262541A JP S62262541 A JPS62262541 A JP S62262541A JP 61106255 A JP61106255 A JP 61106255A JP 10625586 A JP10625586 A JP 10625586A JP S62262541 A JPS62262541 A JP S62262541A
- Authority
- JP
- Japan
- Prior art keywords
- data
- common memory
- shared memory
- device interface
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 15
- 238000013480 data collection Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 239000000203 mixture Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、外部接続機器からのデータの送信とバス方式
ネットワークからのデータの受信が共有りにおけるバケ
ット通信装置に関する。
ネットワークからのデータの受信が共有りにおけるバケ
ット通信装置に関する。
従来、この種のバケット通信装置では、共有メモリがネ
ットワークからのデータの受信に使用されていることを
示す制御信号を、データが受信されている間だけセット
していた。
ットワークからのデータの受信に使用されていることを
示す制御信号を、データが受信されている間だけセット
していた。
上述した従来の共有メモリアクセス排他制御方式は、上
述した制御信号により排他制御を行−っているので、外
部接続機器側からデータを共有メモリに書込んでいる間
に、ネットワーク側から共有メモリに対しアクセスがあ
ると、外部接続機器側からはブロック転送で書込みが実
行され、ネットワーク（ｌ（１１からはＤＭＡ転送によ
り実行されるので、アクセスの転送時間差九より、ネッ
トワーク側からのＤＭＡ転送終了後も、接続機器側から
のブロック転送による書き込み動作が継続されるため、
ネットワークから受信したデータの上から接続機器側か
らのデータが書かれるという欠点がある。
述した制御信号により排他制御を行−っているので、外
部接続機器側からデータを共有メモリに書込んでいる間
に、ネットワーク側から共有メモリに対しアクセスがあ
ると、外部接続機器側からはブロック転送で書込みが実
行され、ネットワーク（ｌ（１１からはＤＭＡ転送によ
り実行されるので、アクセスの転送時間差九より、ネッ
トワーク側からのＤＭＡ転送終了後も、接続機器側から
のブロック転送による書き込み動作が継続されるため、
ネットワークから受信したデータの上から接続機器側か
らのデータが書かれるという欠点がある。
Ｃ問題点を解決するための手段〕
本発明の共有メモリアクセス排他制御方式は、ネットワ
ークからデータが受信されていることを示す制御信号の
リセットを、ネットワーク制の部から接続機器インター
フェース部に対しデータ引き取り要求信号を出し、接続
機器インターフェース部から引き取り要求信号に対する
応答がかえったところで行うことを特徴とする。
ークからデータが受信されていることを示す制御信号の
リセットを、ネットワーク制の部から接続機器インター
フェース部に対しデータ引き取り要求信号を出し、接続
機器インターフェース部から引き取り要求信号に対する
応答がかえったところで行うことを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
である。第２図は第１図のバケット通信装置が接続され
たバス方式ネットワークの構成図である。
たバス方式ネットワークの構成図である。
端末装置１ａ、 ２ａ、 ３ａ、・・・、ｒＬａをそれ
ぞれ有するバケット通信装置１．２．３．・・・、ルが
通イｇ回紳１ｏ０により相互に接続されて、バス方式ネ
ットワークが形成されている。
ぞれ有するバケット通信装置１．２．３．・・・、ルが
通イｇ回紳１ｏ０により相互に接続されて、バス方式ネ
ットワークが形成されている。
バケット通信装置１は共有メモ！Ｊ １１０と接α機器
インターフェース部１２０とネットワーク制御部１３０
を有している。他のバケット通信装置２〜ルも全く同じ
構成である。
インターフェース部１２０とネットワーク制御部１３０
を有している。他のバケット通信装置２〜ルも全く同じ
構成である。
通信回線１００からバケット通信装置１に受信されるデ
ータは、ネットワーク制御部１３０よりＤＭＡ転送によ
り共有メモリ１１０に書込まれ、接続機器インターフェ
ース部１２０が共有メモリ１１０からデータを引き取り
、端末装置１ａに送信する。もし、端末袋ｆｌａからの
データが接続機器インターフェース部１２０かも共有メ
モリ１１０にブロック転送されている間に、通信回線１
００から受信されたデータがネットワーク制御部１３０
よりＤＭＡ転送により共有メモリ１１０に書込まれた場
合、共有メモリＺＩＱ Ｋはネットワーク制御部１３０
かものデータが書込まれ、Ｄ Ｍ Ａ転送中は共有メモ
リ制御信号１４０がセットされており、共有メモリ制御
信号１４０がセットされている間は、接続機器インター
フェース部１２０からの共有メモリ１１０へのアクセス
は禁止されることになっているので、接続機器インター
フェース部１２０からの書込みデータは共有メモす１１
０には書かれないことになる。ただし、ブロック転送と
Ｄ Ｍ Ａ転送の時間差により、ＤＭＡ終了後接続機器
インターフェース部１２０からのブロック転送が継続さ
れているため、共有メモリ制御信号１４０のリセットが
ＤＭＡ転送終了と同時であれば、共有メモリ１１０上に
おいてネットワーク制御部１３０から転送されたデータ
の上に、接続機器インターフェース部１２０からのデー
タが書込まれる。しかし、本実施例では、ＤＭＡ転送後
すぐには共有メモリ制御信号１４０をリセットせず、デ
ータ引き取り要求信号１５０を接１銑機器インターフェ
ース部１２０に通知したあと、接、Ｆｊｃ機器インター
フェース部１２０からデータ引き取り応答信号１（資）
が返ってきたことを確認してから共有メモリ制御信号１
４０をリセットしている。
ータは、ネットワーク制御部１３０よりＤＭＡ転送によ
り共有メモリ１１０に書込まれ、接続機器インターフェ
ース部１２０が共有メモリ１１０からデータを引き取り
、端末装置１ａに送信する。もし、端末袋ｆｌａからの
データが接続機器インターフェース部１２０かも共有メ
モリ１１０にブロック転送されている間に、通信回線１
００から受信されたデータがネットワーク制御部１３０
よりＤＭＡ転送により共有メモリ１１０に書込まれた場
合、共有メモリＺＩＱ Ｋはネットワーク制御部１３０
かものデータが書込まれ、Ｄ Ｍ Ａ転送中は共有メモ
リ制御信号１４０がセットされており、共有メモリ制御
信号１４０がセットされている間は、接続機器インター
フェース部１２０からの共有メモリ１１０へのアクセス
は禁止されることになっているので、接続機器インター
フェース部１２０からの書込みデータは共有メモす１１
０には書かれないことになる。ただし、ブロック転送と
Ｄ Ｍ Ａ転送の時間差により、ＤＭＡ終了後接続機器
インターフェース部１２０からのブロック転送が継続さ
れているため、共有メモリ制御信号１４０のリセットが
ＤＭＡ転送終了と同時であれば、共有メモリ１１０上に
おいてネットワーク制御部１３０から転送されたデータ
の上に、接続機器インターフェース部１２０からのデー
タが書込まれる。しかし、本実施例では、ＤＭＡ転送後
すぐには共有メモリ制御信号１４０をリセットせず、デ
ータ引き取り要求信号１５０を接１銑機器インターフェ
ース部１２０に通知したあと、接、Ｆｊｃ機器インター
フェース部１２０からデータ引き取り応答信号１（資）
が返ってきたことを確認してから共有メモリ制御信号１
４０をリセットしている。
この結果、ネットワーク制御部１３０から共有メモリ１
１０に書かれたデータは保護され、接続機器インターフ
ェース部１２０は、ネットワーク制御部１３０から共有
メモ！ｊｌｌｏに書かれたデータを接続ｍ 器イアター
フエース部１２０内のバッファに引き取った後、再度共
有メモＩＪＩＩＯＫブロック転送することになる。
１０に書かれたデータは保護され、接続機器インターフ
ェース部１２０は、ネットワーク制御部１３０から共有
メモ！ｊｌｌｏに書かれたデータを接続ｍ 器イアター
フエース部１２０内のバッファに引き取った後、再度共
有メモＩＪＩＩＯＫブロック転送することになる。
つまり、共有メモリ１１０に対し同時アクセスがあった
場合でもネットワークからのデータが保護されることに
なり、共有メモリ１１０上にネットワーク制御部１３０
と接続機器インターフェース部１２００両方からのデー
タが混在するというようなことがなくなる。
場合でもネットワークからのデータが保護されることに
なり、共有メモリ１１０上にネットワーク制御部１３０
と接続機器インターフェース部１２００両方からのデー
タが混在するというようなことがなくなる。
以上説明したように本発明は、接続機器からのデータを
共有メモリに書込んでいる間に、ネットワークからのデ
ータを共有メモリに受信した場合、ネットワーク制御部
からのデータ受信中を示す制御信号を、ネットワーク制
御信号部から接続機器インターフェース部に対しデータ
引き取り要求信号を出し、接続機器インターフェース部
から前記引き取り要求信号九対する応答がかえったとこ
ろでリセットすることにより、データ受信中を示す制御
信号がセットされている間は、接、続機器インターフェ
ース部からの共有メモリに対するプロッり転送が実行さ
れても共有メモリには書込まれないので、共有メモリ上
に両方からのデータが混在することが防止される効果が
ある。
共有メモリに書込んでいる間に、ネットワークからのデ
ータを共有メモリに受信した場合、ネットワーク制御部
からのデータ受信中を示す制御信号を、ネットワーク制
御信号部から接続機器インターフェース部に対しデータ
引き取り要求信号を出し、接続機器インターフェース部
から前記引き取り要求信号九対する応答がかえったとこ
ろでリセットすることにより、データ受信中を示す制御
信号がセットされている間は、接、続機器インターフェ
ース部からの共有メモリに対するプロッり転送が実行さ
れても共有メモリには書込まれないので、共有メモリ上
に両方からのデータが混在することが防止される効果が
ある。
第１図は本発明の共有メモリアクセス排他制御方式が適
用されたバケット癲侶°装置の一実施例のブロック図、
第２図は第１図のバケット通・傷装置が接続されたバス
方式ネットワークの構成例を示す図である。 １〜ｒＬ・・・・・・・・・バケット通信装置、１ａｘ
ｎａ・・・・・・端末装置、 １００・・・・・・・・・・・・通 信 回 線、１１
０・・・・・・・・・・・・共 有 メモリ、１４０・
・・・・・・・・・・・共有メモリ制御信号、１５０・
・・・・・・・・・・・データ引き取り要求信号、１６
０・・・・・・・・・・・・データ引き取り応答信号、
１２０・・・・・・・・・・・・接続機器インターフェ
ース部、１３０・・・・・・・・・・・・ネットワーク
制御部。 ｃ３′８ 第２図
用されたバケット癲侶°装置の一実施例のブロック図、
第２図は第１図のバケット通・傷装置が接続されたバス
方式ネットワークの構成例を示す図である。 １〜ｒＬ・・・・・・・・・バケット通信装置、１ａｘ
ｎａ・・・・・・端末装置、 １００・・・・・・・・・・・・通 信 回 線、１１
０・・・・・・・・・・・・共 有 メモリ、１４０・
・・・・・・・・・・・共有メモリ制御信号、１５０・
・・・・・・・・・・・データ引き取り要求信号、１６
０・・・・・・・・・・・・データ引き取り応答信号、
１２０・・・・・・・・・・・・接続機器インターフェ
ース部、１３０・・・・・・・・・・・・ネットワーク
制御部。 ｃ３′８ 第２図
Claims (1)
- 外部接続機器からのデータの送信とバス方式ネットワー
クからのデータの受信が共有メモリを介して実行される
、バス方式ネットワークにおけるバケット通信装置にお
いて、ネットワークからデータが受信されていることを
示す制御信号のリセットを、ネットワーク制御部から接
続機器インターフェース部に対しデータ引き取り要求信
号を出し、前記接続機器インターフェース部から前記引
き取り要求信号に対する応答がかえったところで行うこ
とを特徴とする共有メモリアクセス排他制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61106255A JPS62262541A (ja) | 1986-05-09 | 1986-05-09 | 共有メモリアクセス排他制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61106255A JPS62262541A (ja) | 1986-05-09 | 1986-05-09 | 共有メモリアクセス排他制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62262541A true JPS62262541A (ja) | 1987-11-14 |
Family
ID=14428991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61106255A Pending JPS62262541A (ja) | 1986-05-09 | 1986-05-09 | 共有メモリアクセス排他制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62262541A (ja) |
-
1986
- 1986-05-09 JP JP61106255A patent/JPS62262541A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6136421B2 (ja) | ||
| US6058440A (en) | Programmable and adaptive resource allocation device and resource use recorder | |
| JPS62262541A (ja) | 共有メモリアクセス排他制御方式 | |
| JPH04291556A (ja) | 通信制御方式 | |
| JPS6126706B2 (ja) | ||
| KR950009763B1 (ko) | 2개의 cpu로 구성된 시스팀에서의 cpu간 데이타 전송 및 동기화 방법 | |
| JPH054040Y2 (ja) | ||
| JPS615361A (ja) | 通信インタフエイス回路 | |
| JPH02189049A (ja) | 回線制御装置 | |
| JPS62204358A (ja) | デ−タ通信処理方式 | |
| JP2948380B2 (ja) | データ通信装置 | |
| JPH0525215B2 (ja) | ||
| JPH04196842A (ja) | 異常情報伝達方式 | |
| JPS61196349A (ja) | 共通バス制御方法 | |
| JPH04238566A (ja) | マルチプロセッサ間バス通信方式 | |
| JPS5926054B2 (ja) | 送受信制御回路 | |
| JPH02120956A (ja) | 通信制御方式 | |
| JPH0470951A (ja) | Ｃｐｕ間通信方法及びｃｐｕ間通信回路 | |
| JPS6354265B2 (ja) | ||
| JPS58177053A (ja) | デ−タ通信システム | |
| JPS6042981B2 (ja) | 回線アダプタ装置 | |
| JPS6281851A (ja) | 全二重シリアルインタ−フエ−ス制御方式 | |
| JPS60237556A (ja) | デ−タ転送制御方式 | |
| JPH0575304B2 (ja) | ||
| JPS61260350A (ja) | 並列処理制御方式 |