JPS62261131A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62261131A
JPS62261131A JP10426486A JP10426486A JPS62261131A JP S62261131 A JPS62261131 A JP S62261131A JP 10426486 A JP10426486 A JP 10426486A JP 10426486 A JP10426486 A JP 10426486A JP S62261131 A JPS62261131 A JP S62261131A
Authority
JP
Japan
Prior art keywords
metallized film
chip
stage
semiconductor chip
cut down
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10426486A
Other languages
English (en)
Inventor
Shitoshi Yoshida
吉田 志年司
Akihiro Kubota
昭弘 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10426486A priority Critical patent/JPS62261131A/ja
Publication of JPS62261131A publication Critical patent/JPS62261131A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 回路の形成された半導体チップがステージ上に取付けら
れてなる半導体装置において、半導体チップの裏面上に
金属ガラスペーストによるメタライズ膜を形成し、はん
だを介してステージ上に取り付けることにより、 半導体チップに加わるストレスを緩和するようにしなが
ら製造コストを低減したものである。
〔産業上の利用分野〕
本発明は、回路の形成された半導体チップがステージ上
に取付けられてなる半導体装置の製造方法に係り、特に
、半導体チップの取付は方法に関す。
半導体集積回路(IC)などの半導体装置は、通常、回
路の形成された半導体チップが、リードフレームやパフ
ケージなどのステージに取付けられワイヤなどにより接
続されてなっている。
そして製造コストの低減のため、上記チップの取付けに
おいても経済化が望まれている。
〔従来の技術〕
上記半導体装置において、リードフレームの材料に例え
ば銅(Cu)系金属などが用いられた場合、熱膨張率の
差から半導体チップが割れたりすることがある。この対
策として、半導体チップをステージに取付ける際の接合
材に軟質の材料例えばはんだを用いて半導体チップに加
わるストレスを緩和するようにしている。
また、パッケージにより半導体チップが密封される場合
には、上記接合材に有機質の材料を用いると密封後に発
生するガスが悪影響を及ぼすので、無機質の材料を用い
ている。そしてこの材料の一つにはんだがある。
このようにはんだを接合材にして半導体チップをステー
ジに取付ける際の従来の取付は方法は第2図の側面図に
示す如くである。
即ち、上面側に回路が形成された半導体チップlの裏面
に予めチタン(Ti) 、ニッケル(Ni)、銀(Ag
)を順に被着してなる金属膜2を形成しておく。表面に
Agまたは金(Au)などの膜が被着されてなるステー
ジ3を加熱し、その上に上記チップ1を薄板片状はんだ
の接合材4を介して押圧し、その後上記加熱を除去する
金属115! 2は、一般にシリコン(Si)からなる
チップ1がはんだに対する濡れ性の悪いために設けたも
のである。
〔発明が解決しようとする問題点〕
この取付は方法において金属膜2の形成は、通常スパッ
タ法または蒸着法などによるため高価な装置を用い且つ
長い工程を必要とするので、コストが高くなる問題があ
る。
〔問題点を解決するための手段〕
上記問題点は、金属膜2を金属ガラスペーストに、よる
メタライズ膜に切り替えることによって解決される。
〔作用〕
上記メタライズ膜は、金属ガラスペーストを塗布しこれ
を焼成することにより形成出来るので、単層で形成工程
が短く且つ高価な装置を必要としない。このことにより
メタライズ膜形成のコストは、従来の金属膜2の場合よ
り大幅に低減する。
なおメタライズ膜のはんだに対する濡れ性は、金B膜2
のそれより劣るとは言え、実用上に全く問題がない。
〔実施例〕
以下、本発明による取付は方法の実施例について第1図
の側面図を用い説明する。全図を通じ同一符号は同一対
象物を示す。
即ち、上面側に回路が形成された半導体チップ1の裏面
上に予めメタライズ膜2aを形成しておく。
メタライズ膜2aの厚さは、通常のスクリーン印刷可能
な厚さで良く例えば50〜100μ繭程度である。
またメタライズM*2aの形成は、材料にAg粉末と低
融点ガラス粉末を主成分にしたAgガラスペーストを用
い、これをチップ1に例えばシルクスクリーン印刷など
により塗布し、約400℃15分の焼成を行う。
使用する材料の金属は、Ag以外のもの例えばタングス
テン(W)などであっても良い。
この後は従来方法と同様で、ステージ3を加熱し、その
上に上記チップ1を薄板片状はんだの接合材4を介して
押圧し、その後上記加熱を除去する。
接合材4は、鉛(Pb)と錫(Sn)を主成分にして融
点が約250℃のはんだを材料にし、厚さが約20μ■
で大きさはチップ1よりやや小さい。またステージ3の
加熱温度は約300℃である。なおこの材料の融点とス
テージ3の加熱温度は当該半導体装置の条件に合わせて
適宜選定することが出来る。
上記取付は方法は、接合材3に対するチップ1の濡れ性
を確保するためチップlの裏面に設けたメタライズ膜2
aの形成が、従来の相当する金属膜2の形成に比較して
先に述べた理由によりコスト   。
が大幅に低減し、当該半導体装置の製造コスト低減に寄
与する。
なお上記実施例では接合材4に薄板片状のものを使用し
たが、クリーム状のはんだを使用しても良いことは容易
に理解出来る。
〔発明の効果〕
以上説明したように本発明の構成によれば、回路の形成
された半導体チップがステージ上に取付けられてなる半
導体装置において、半導体チップに加わるストレスを緩
和するようにしながら製造コストの低減を可能にさせる
効果がある。
【図面の簡単な説明】
第1図は本発明方法実施例を説明する側面図、第2図は
従来方法を説明する側面図、 である。 図において、 1は半導体チップ、 2は金属膜、 2aはメタライズ膜、 3はステージ、 4は接合材、 である。 介フD熱 界19 針元熱 イ妃ヲ)ミニエロー法 フヒ餅′4−る11jり召〒)
2誉2 口

Claims (1)

    【特許請求の範囲】
  1. 半導体チップの回路形成側と反対側の面上に金属ガラス
    ペーストによるメタライズ膜を形成する工程と、しかる
    後ステージ上にはんだを介して該チップを取付ける工程
    とを含むことを特徴とする半導体装置の製造方法。
JP10426486A 1986-05-07 1986-05-07 半導体装置の製造方法 Pending JPS62261131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10426486A JPS62261131A (ja) 1986-05-07 1986-05-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10426486A JPS62261131A (ja) 1986-05-07 1986-05-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62261131A true JPS62261131A (ja) 1987-11-13

Family

ID=14376067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10426486A Pending JPS62261131A (ja) 1986-05-07 1986-05-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62261131A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108262646A (zh) * 2017-12-30 2018-07-10 文山科泰丰电子有限公司 一种手机ag玻璃盖板的生产方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108262646A (zh) * 2017-12-30 2018-07-10 文山科泰丰电子有限公司 一种手机ag玻璃盖板的生产方法

Similar Documents

Publication Publication Date Title
EP0253691B1 (en) Silicon die bonding process
JPH11274200A (ja) 半導体ダイ上に相互接続バンプを形成する方法
JPS62261131A (ja) 半導体装置の製造方法
JPS6153851B2 (ja)
JPS63122155A (ja) 半導体チツプの接続バンプ
US3702787A (en) Method of forming ohmic contact for semiconducting devices
JPS61181136A (ja) ダイボンデイング方法
JP2809952B2 (ja) ハンダバンプ形成方法
JP4328462B2 (ja) はんだコートリッド
JPS6083356A (ja) 半導体装置
JP4055399B2 (ja) チップ型半導体素子及びその製造方法
JPH038346A (ja) ろう付け材料
JPS6370545A (ja) 半導体パツケ−ジ
JPS60198761A (ja) ろう付け方法
JPS5928049B2 (ja) 半導体装置のリ−ド接続方法
JPS5821430B2 (ja) 半導体装置の製造方法
JPH03226557A (ja) ダイヤモンド薄膜へのメタライズ方法およびパターン形成方法
JPH04127436A (ja) バンプの形成方法
JPS61120432A (ja) 半導体装置の製造方法
JPS6079732A (ja) 半導体装置
JPS6353693B2 (ja)
JPH09157865A (ja) 支持体への熱圧着のためにダイヤモンドを金属被覆する方法及びそれによって得られた熱拡散体
JPH0344064A (ja) 窒化アルミニュウム基板と金属板との接合構造
JP2002198515A (ja) チップ型半導体素子の製造方法
JPS60143636A (ja) 電子部品