JPS62260573A - 速度制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、磁気記録再生装置などに用いて好適な速度制
御装置に関する。

〔従来の技術〕

ヘリカルスキャン方式の磁気記録再生装置においては、
磁気ヘッドが搭載された回転シリンダを安定に回転させ
、また、磁気テープを安定に走行させるために、夫々を
駆動するモータ毎にサーボ系が設けられている。かかる
サーボ系はいずれも速度制御装置と位相制御装置とから
なり、前者はモータを設定された回転数で一様に回転さ
せ、後者はモータの回転位相を基準となる信号の位相に
所定の関係となるように設定する。かがる構成のサーボ
系により、回転シリンダの回転状態および磁気テープの
走行状態を記録時と再生時とで同じにすることができ、
皐好な再生が行なわれる。

ここで、従来の速度制御装置の一例として、特開昭５８
−９３４８１号公報に開示される速度制御装置を第２図
を用いて説明する。

同図において、モータ１が回転すると、このモータ１の
回転速度に比例した周波数の回転速度信号が回転速度検
出器２から出力され、周波数弁別器３に供給される。周
波数弁別器３では、予じめ基準の周波数が設定されてお
り、回転速度信号の周波数と基準の周波数とが比較され
、これらの差に応じた電圧を誤差信号として出力する。

この誤差信号は、積分器４で速度制御信号に変換され、
増幅器５で増幅された後、モータ１を駆動するドライバ
６に供給される。

これにより、回転速度信号の周波数が周波数弁別器３で
設定された）Ｓ車間波数に一致するように、モータ１の
回転速度が制御される。

〔発明が解決しようとする問題点〕

ところで、モータの回転時には、モータ特有のトルク変
動が生ずるし、また、モータの回転軸を支持する軸受に
おけるベアリングの回転状態の変動など、モータの負荷
となる駆動メカニズムの負荷変動が生ずる。かかる変動
分は外乱として速度側ｍ装置の動作に影響し、モータに
回転むらを生じさせる。上記従来の速度制御装置におい
ては、かかろ外乱による回転むらを抑圧することができ
ず、回転むらを抑圧するためには、別途手段を講する必
要がある。

一方、モータの種類や回転数が変わると、トルク変動成
分も変化する。磁気記録再生装置においては、回転シリ
ンダの駆動モータとキャプスタンモータとは一般に種類
が異なるから、夫々のモータには異なるトルク変動が生
じて異なる回転むらが生ずるし、また、磁気記録再生装
置においては、たとえば、標準モードと長時間モードと
いう磁気テープの走行速度を異にした２つの記録再生モ
ードを選択可能としているが、これらのモード間では、
キャプスタンモータの回転速度の違いによって生ずるト
ルク変動成分が異なり、したがって回転むらも異なる。

さらに、同一モータを同一回転速度で回転させても、負
荷が異なるとモータの回転むらも異なる。たとえば、同
一機種の磁気記録再生装置に用いた場合に同じ回転むら
を生ずるモータであっても、異なる機種の磁気記録再生
装置に用いた場合には、軸受におけるベアリングの回転
状態の違いなどから異なる回転むらを生ずる。

モータのトルク変動や負荷の違いは、速度制御装置にこ
れらに応じた周波数の外乱を惹き起き、これがモータの
回転むらを生じさせるのである。

そこで、モータの回転むらを除くためには、一方法とし
て、速度制御装置で外乱を電気的に除去することが考え
られるが、モータの種類や回転数毎に、あるいは負荷が
異なる毎に外乱が異なると、夫々毎に対策を施さなけれ
ばならないという問題がある。

本発明の目的は、かかる問題点を解消し、モータの種類
や回転数にかかわらず、また、異なる負荷に対しても、
モータの回転むらを充分に抑圧することができるように
した速度制御装置を提供するにある。

〔問題点を解決するための手段〕

上記目的を達成するために、本発明は、回転速度信号の
周波数と基準周波数とを比較して得られる誤差信号に含
まれる外乱成分を周波数分析することで検出する手段と
、検出された核外乳成分をその周期分だけ遅延する手段
と、遅延された核外乳成分を前記誤差信号に加算する手
段とを設ける。

〔作用〕

いかなる原因による外乱成分も検出され、核外乳成分を
その周期だけ遅延して誤差信号に加算することにより、
核外乳成分に対する制御ループ利得が無限大となって核
外乳成分は抑圧される。

〔実施例〕

以下、本発明の実施例を図面によって説明する。

第１図は本発明による速度制御装置の一実施例を示すブ
ロック図であって、ｌは加算回路、８は周波数分析器、
９は遅延回路、ＩＯはＡ／Ｄ　（アナログ／ディジタル
）変換器、１１はスイッチ、１２．１３はメモリ回路、
１４はスイッチ、１５はＤ／Ａ　（ディジタル／アナロ
グ）変換器、１６は分周器、１７．１８はＬＰＦ　（ロ
ーパスフィルタ）、１９はＮ進カウンタ、２０はＮＯＴ
　（論理反転回路）、２１は発振器であり、第２図に対
応する部分には同一符号をつけている。

同図において、モータ１の回転時、このモータｌの回転
速度に比例した回転速度４３号が回転速度検出器２から
出力され、周波数弁別器３に供給されて基準周波数との
差に応じた電圧の誤差信号が形成される。この誤差信号
は、積分回路４および増幅器５で処理された後、加算器
７に供給される。

加算器７では、増幅器５の出力信号に遅延回路９の出力
信号ｄが加算され、この加算器７の出力信号ｅはドライ
バ６に供給される。これによってモータ１の回転速度と
が制御される。

また、加算器７の出力信号ｅは周波数分析器８と遅延回
路９とに供給される０周波数分析器８は加算器７の出力
信号ｅに含まれる外乱成分を検出し、遅延回路９は、こ
の検出された外乱成分の周期を判定し、加算器７の出力
信号ｅをこの周期分遅延して加算器７に供給する。

ここで、第１図を図式化してブロック線図で表わすと、
第３図に示すようになる。但し、Ｒ（３１は周波数弁別
器３で設定される回転速度の目標値、Ｄ　（りは外乱成
分、Ｙ　（りは出力、Ｋ、は周波数弁別器３の伝達関数
、Ｇｔ（ｓ）は積分器４の伝達関数、Ｋ２は増幅器５の
伝達関数、ｅ−１？は遅延回路９の遅延要素、Ｇｔ（ｓ
）はモーターの伝達関数であり、夫々ラプラス変換され
ている。

第２図において、出力Ｙ　（３１は、モーターの制御信
号であり、次のような式で表わされる。

（１”−ｅ−”）　＋ｌ（、’　Ｋｔ’　Ｇｔ（ｓ）　
’　Ｇｚ（３１・・・・・・・・・・・・・・・（１）
そこで、遅延要素のＴを外乱成分Ｄ　（３１の周期に等
しくすると、 １　　＋　　ｅ＊Ｔ−Ｑ　　　　　　　　　・・・・・
・・・・・・・・・・　（２）であるから、上記（１）
式は となり、外乱成分Ｄ　（３）は含まれなくなる。

このように、周波数弁別器によって得られる誤差信号を
外乱成分の周期だけ遅らせ、この遅延された誤差信号を
元の誤差信号に加算することにより、この誤差信号に含
まれる外乱成分を抑圧することができる。

第１図において、遅延回路９が周波数弁別器３によって
得られた誤差信号を上記のように外乱成分の周期Ｔだけ
遅らせるものであって、以下、その動作を第４図を用い
て説明する。なお、第４図は第１図における各部の信号
を示す波形図であって、第１図に対応する信号には同一
符号をつけている。

加算回路７の出力信号ｅは周波数分析器８と遅延回路９
とに供給される。

周波数分析器８はこの信号ｅに含まれる外乱成分の周波
数分析を行ない、外乱成分の最もエネルギーが大きい成
分の周波数ｆ４を検出し、その周波数ｆ４と発振器２１
からのクロックの周波数ｆ０との比、すなわち ［Ｏ Ｎ、＝（−−）　　　　・・・・・・・・・・・・・・
・（４）を算出して出力する。なお、式（４）の〔〕は
ｆ’ｏ　／　ｆ　ａを越えない最大の整数であることを
表わす。

また、周波数分析器８は周波数比Ｎ、を常時出力してお
り、この周波数比Ｎ、が得られる毎にストローブ信号ａ
を出力する。

遅延回路９においては、これら周波数比Ｎ、とストロー
ブ信号ａがＮ進カウンタ１９に供給される。　ＮｉＩ！
カウンタ１９は、また、発振器２１がらクロックが供給
され、このクロックを周波数比Ｎ、、に等しい個数だけ
カウントする毎にパルスｂを出力する。このようにφノ
１作するＮ進カウンタとしては、たとえば、ストローブ
４３９ｆａ毎に周波数比Ｎ、をラッチするラッチ回路と
、発振２ゴ２１がらのクロックをカウントするカウンタ
と、ラッチ回路でラッチされた周波数比Ｎ、とカウンタ
のカウント値とを比較し、両者が一致し、たときにパル
スｂを出力するとともに自らリセフトする比較器とで構
成することができる。

ここで、発振器２１からクロックの周波数を外乱成分の
周波数よりも充分高（設定しており、このために、Ｎ進
カウンタ１９から出力されるパルスｂの周期は外乱成分
の周期Ｔ　１．７　’ｒ：１とんど等しい。

このパルスｂは分周比が２の分周器１６に供給され、２
Ｔの周期でデユーティ比５０％の矩形状信号Ｃが形成さ
れる。この矩形状信号Ｃはスイッチ１１．１４の切換信
号およびメモリ１２．１３の書込み、読出しモード設定
信号に用いられる。また、Ｎ進カウンタ１９の出力パル
スｂはメモリ１２．１３のアドレスリセット信号にも用
いられる。

一方、加算回路７の出力信号ｅは、ＬＰＦ１８を通り、
Ａ／Ｄ変換器１０で発振器２１からのクロックによりデ
ィジタル信号に変換されてスイッチ１１に供給される。

スイッチ１１は矩形波状信号Ｃが“Ｈ”（高レベル）の
ときディジタル信号をＹＡ側に出力し、矩形波状信号Ｃ
が“Ｌ”　（低レベル）のときディジタル信号をＹＢ側
に出力する。また、メモリ１２．１３は、モード設定信
号が“Ｌ′のとき書込みモードに設定され、モード設定
信号が“Ｈ′のとき読出しモードに設定される。矩形波
状信号Ｃは直接メモリ１２に、また、インバータ２０で
反転されてメモリ１３に、夫々モード設定信号として供
給されるから、矩形波状信号Ｃが“Ｈ゛のときには、メ
モリ１２が読出しモードに、メモリ１３は書込みモード
に夫々設定され、矩形波状信号Ｃが“Ｌ”のときには、
逆に、メモリ１２が書込モードに、メモリ１３は続出し
モードに設定される。

なお、メモリ１２．１３は、続出しモード、書込みモー
ドが設定される毎に、Ｎ進カウンタ１９からのパルスｂ
によってアドレスがリセットされ、最初のアドレスから
読み出しあるいは書き込みが行なわれる。

そこで、矩形波状信号Ｃが“Ｈ′になると、その後期間
ＴだけＡ／Ｄ変換器ｌＯの出力ディジタル信号は、スイ
ッチ１１を介し、メモリ１３に供給され°ζ書き込まれ
る。この間、メモリ１２からは先に書き込まれたディジ
タル信号が読み出され、スイッチ１４のｘＢ（，１１１
Ｊに供給される０次に、矩形波状信号Ｃが“Ｌ゛になる
と、その後期間ＴだけＡ／Ｄ変換器１０の出力ディジタ
ル信号は、スイッチ１１を介し、メモリ１２に供給され
て書き込まれる。この間、メモリ１３からは先に書き込
まれたディジタル信号が読み出され、スイッチ１４のＸ
Ａ倍信号供給される。

以下同様にして、メモリ１２．１３は周期Ｔ毎に交互に
Ａ／Ｄ変換器１０の出力ディジタル信号の書き込みを行
ない、書き込まれたディジタル信号は次の周期で読み出
されてスイッチ１４に供給される。

スイッチ１４は、矩形波状信号Ｃが“Ｈ″のとき、ＸＢ
側に入力される読出しモードのメモリ１２からのディジ
タル信号をＹ側から出力し、矩形波状信号Ｃが“Ｌ“の
とき、ＸＡ側に供給される続出しモードのメモリ１３か
らのディジタル信号をＹ側に出力する。

スイッチ１４の出力ディジタル信号はＤ／Ａ変換器１５
で発振器２１からのクロックによってアナログ信号に変
換され、ＬＰＦ１７を通って遅延回路９から出力される
。この出力信号ｄは、メモリ１２．１３によって加算回
路７の出）〕信号ｅが外乱成分の周期Ｔだけ遅延された
信号であり、加算回路７に供給されて増幅器５からの誤
差信号と加算される。

第５図は第１図における周波数分析器８の一具体例を示
すブロック図であって、８１は入力端子、８２はＡ／Ｄ
変換器、８３は制御回路、８４はメモリ、８５は演算回
路、８６はピーク検出回路、８７は演算回路、８８〜９
０は出力端子である。

同図において、制御回路８３は各部を制御する。

加算回路７（第１図）の出力信号ｅは入力端子８１から
入力され、Ａ／Ｄ変換器８２でディジタル信号に変換さ
れた後、メモリ８４に順次記憶れる。所定期間のディジ
タル信号が記憶されると、このディジタル信号はメモリ
８４から順次読み出され、演算回路８５に供給されて周
波数分析が行なわれる。周波数分析のための具体的な演
算方法としては、従来、離散フーリエ変換、高速フーリ
エ変換が知られており（例えば、安居院著ｒＦＥＴの使
い方」産報出版ｐ、１３５−１４８）、これら手法によ
る周波数分析器は既に実用化されている（たとえば、日
立電子（株）！Ｉ！ＦＥＴアナライザのカタログ）。

演算回路８５では、分析された各周波数毎に振幅情報が
得られ、この振幅情報は再びメモリ８４に記憶される。

ここで、メモリ８４では、各周波数毎にアドレスが割り
当てられており、振幅情報はこれに対する周波数に割り
当てられたアドレスに記憶される。この間、ピーク検出
回路８６は演算回路８５から出力される振幅情報を順次
比較し、最大値の振幅情報を検出する０周波数分析が完
了して最大値の振幅情報が検出されると、ピーク検出回
路８６はこの最大値の振幅情報が格納されたメモリ８４
のアドレスを検出する。この最大値の振幅情報を有する
周波数成分は、最も影響が大きい外乱成分である。この
アドレスは分析された周波数成分のうちの最大振幅のも
のの周波数ｒ４に一対一に対応しており、演算回路８７
に供給されて周波数比Ｎ、が形成される０発振器２１　
（第１図）からのクロックの周波数ｆ０は予じめ知られ
ているから、上記アドレスに所定の演算を施こすことに
より、周波数比Ｎｒが得られる。

このようにして得られた周波数比Ｎ、は、出力端子８９
からＮ進カウンタ１９　（第１図）に供給されるが、こ
れと同時に、ストローブ信号ａが制御回路８３から出力
され、出力端子８８を介してＮ進カウンタ１９に供給さ
れる。

次いで、メモリ８４には、再びＡ／Ｄ変換器８４からデ
ィジタル信号が供給され、以下、同じ動作が操り返され
て出力端子８９から周波数比Ｎ、、が、ストローブ信号
ａが出力端子８８から夫々周期的に出力される。

なお、出力端子９０からは、ピーク検出回路８６に格納
されている最大値の振幅情報が出力される。

以上のように、遅延回路９は第３図での遅延要素ｅ−３
Ｔとして作用し、モータの構造に起因するトルクリップ
ルなどによる外乱成分を分析してこの外乱成分を抑圧で
きるから、使用するモータの種類や回転速度、負荷の種
類にかかわらず、回転むらを除くことができ、高精度の
安定した速度制御を行なうことができる。また、モータ
回転中の誤差信号の外乱成分を常時分析しているので、
モータに経時変化があっても、高精度の速度制御を続け
ることができる。

第６図は本発明による速度制御装置の他の実施例を示す
ブロック図であって、９Ａ、９Ｂは遅延回路、２２．２
３はスイッチ、２４は入力端子であり、第１図に対応す
る部分には同一符号をつけて重襦する説明を省略する。

第１図に示し、た実施例は影響力が大きい１つの外乱成
分を抑圧するものであったが、影響力が大きい２以上の
外乱成分が誤差信号に混入する場合もある。第６図に示
す実施例は２つの外乱成分を除去するようにしたもので
ある。

第６回において、遅延回路９Ａ、９Ｂは第１図における
遅延回路９と同じ構成で同じ動作を行なう。スイッチ２
２．２３は入力端子２４からの制御信号によって切替制
御される。スイッチ２３が周波数分析器８からの周波数
比Ｎ、をＹＡ側に出力して遅延回路９Ａに供給するとき
には、スイッチ２２がＡ側に閉じて周波数分析器８から
のストローブ信号ａを遅延回路９Ａに供給し、スイッチ
２３が周波数比Ｎ、、をＹＢ側に出力して遅延回路９Ｂ
に供給するときには、スイッチ２２もＢ側に閉じてスト
ローブ信号ａを遅延回路９Ｂに供給する。

そこで、まず入力端子２４から制御信号により、スイッ
チ２３が周波数比Ｎ２をＹＡ側に出力するようにし、ス
イッチ２２をＡ側に閉じると、第１図の説明から明らか
なように、遅延回路９Ａからは最大振幅の第１の外乱成
分の周期Ｔ、たけ加算回路７の出力信号ｅが遅延された
信号ｄ、が得られ、加算回路７に供給される。これによ
って加算回路７の出力信号ｅでは、この最大振幅の第１
の外乱成分が抑圧される。

そこで、加算回路７の出力信号ｅでは、次に大きい振幅
の第２０外乱成分が最大となり、これに対する周波数比
Ｎ、とストローブ信号ａとが周波数分析器８から出力さ
れるが、加算回路７の出力信号ｅの上記第１の外乱成分
が抑圧された後で次のストローブ信号ａが周波数分析回
路８から出力される前に、入力端子２４からの制御信号
により、スイッチ２３が周波数比Ｎ、をＹＢ側に出力す
るようにし、また、スイッチ２２をＢ側に閉じる。

これにより、上記第２の外乱成分に対する周波数比Ｎ、
、とストローブ信号ａとが遅延回路９Ｂに供給され、遅
延回路９Ｂからは加算回路７の出力信号ｅが上記第２の
外乱成分の周期Ｔ２だけ遅延されて出力され、この出力
信号ｄ、が加算回路７に供給されてその出力イε号ｅの
第２の外乱成分が抑圧される。

このとき、遅延回路９Ａでは、Ｎ進カウンタ（第１図に
おけるＮ進カウンタ１９に相当する）に上記第１の外乱
成分に対する周波数成分Ｎ、が保持されているために、
その後、遅延回路９Ａにストローブ信号ａと周波数比Ｎ
、、が供給されない限り、遅延回路９Ａからは加算回路
７の出力信号ｅが周ＭＴ、だけ遅延されて出力され、加
算回路７に供給されてその出力信号ｅでの上記第１の外
乱成分は抑圧され続ける。

遅延回路９Ｂからの出力信号ｄ８によって加算回路７の
出力信号ｅから上記第２の外乱成分が抑圧されると、周
波数分析器８が次のストローブ信号ａを出力する前に、
入力端子２４からの制御信号により、スイッチ２３はＹ
Ｃ側を選択し、スイッチ２２はＣ側に閉じる。これによ
って遅延回路９Ｂも遅延回路９Ａと同様の動作をなし、
以後、常時加算回路７の出力信号ｅは遅延回路９Ｂで上
記第２の外乱成分の周波数１２分遅延されて加算回路７
に供給される。

以上の動作により、加算回路７の出力信号ｅからは大き
い振幅の外乱成分が完全に抑圧される。

なお、上記説明から明らかなように、周波数分析回路８
、スイッチ２２．２３は遅延回路９Ａ。

９Ｂの遅延量を設定するためのものである。モータの起
動時においては、スイッチ２３はＹＣ側を選択し、スイ
ッチ２２はＣ側に閉じており、モータが起動して定常回
転状態となったとき、入力端子２４から制御信号が供給
されてスイッチ２３はＹＡ側を選択してスイッチ２２は
Ａ側に閉じ、以下、上記の動作を行なって遅延回路９Ａ
、９Ｂの遅延量設定が行なわれる。

また、スイッチ２３でのＹＡ側→ＹＢ側→ＹＣ側の切換
、スイッチ２２のＡ側→Ｂ側−Ｃ側の切換のための制御
信号としては、たとえば、第５図に示した構成の周波数
分析器８で得られるようにすることができる。この場合
には、ピーク検出回路８６で演算回路８５から演算結果
をもとに最大値の振幅情報が検出された時点で制御回路
８３が入力端子２４に制御信号を出力するように構成す
ればよい。入力端子２４から入力される制御信号はパル
スであってよく、この場合には、このパルスが入力され
る毎にスイッチ２３はＹＣ側→ＹＡ側＝ＹＢ側＝ＹＣ側
−・・・・・・・・・と切換わり、スイッチ２２はＣ側
→Ａ側−Ｂ側→Ｃ側−・・・・・・・・・と切換わる。

さらに、この実施例では、２つの遅延回路を用いて２つ
の外乱成分を抑圧するものであったが、３以上の遅延回
路を用いて同様に夫々の遅延量の設定も行なうことがで
き、これによって３以上の外乱成分を抑圧できることは
いうまでもない。

第７図は本発明による速度制御装置のさらに他の実施例
を示すブロック図であって、２５はコントローラ、２６
はカウンタ、２７はスイッチ、２Ｂは入力端子であり、
第１図に対応する部分には同一符号をつけて重複する説
明は省略する。

この実施例は、周波数分析器の周波数分解能が低くても
、遅延回路の遅延量を決めるＮ進カウンタの設定値が外
乱成分の正しい周期Ｔを最もよく表わすようにしたもの
である。たと、えば、周波数分析器８は周波数比Ｎｒ　
（＝　（ｆ０／ｆａ　））を整数値として出力するため
に、第１図に示した実施例の場合、Ｎ進カウンタ１９で
設定された周波数比Ｎ１によって住する遅延量は正しい
周期Ｔよりも大きくずれ、むしろ設定される周波数比を
Ｎ、＋１にした方が正しい周期Ｔにより近い場合もある
。この実施例は、Ｎ進カウンタ１９に、外乱成分の周期
Ｔにより近い遅延量が得られるような周波数比をＮ進カ
ウンタに設定できるようにしたものである。

第７図において、周波数分析器８は、第５図に示したよ
うに構成されており、加算回路７の出力信号ｅを周期Ｔ
、で周波数比Ｎ１とストローブ信号とともに、振幅値し
、も出力する。

また、コントローラ２５は第１．第２の２つのメモリと
比較器とパルス発生器とを備えており、第１のメモリに
は、周波数分析器８から以後順次供給される振幅値しｄ
のうちの最小の振幅値を記憶し、第２のメモリは供給さ
れる振幅値Ｉ、４を格納する。ただし、入力端子２８か
ら“Ｈ”のパルスｈが供給される期間では、周波数分析
器８から振幅値Ｌ４が供給されても、第１．第２のメモ
リに格納されない。比較器は供給された振幅値Ｌ４と第
１のメモリに格納されている最小振幅値Ｌｏｉとを比較
し、 （ａ）　　Ｌ、ａ≧Ｌ　４ｍ１ｎのとき：この最小振幅
値し。ｉをそのまま第１のメモリに格納しておく。

（ｂｌＬ、＜Ｌ。１．Ｉのとき： 供給された振幅値Ｌ４を最小振幅値として第１のメモリ
に格納する。

これによって、第１のメモリには、これまで供給された
最小の振幅値が格納されることになる。

また、供給された振幅値Ｌ４が第１のメモリに格納され
ている最小振幅値Ｌ　ｄ　、、ｌ　ｎと等しくないとき
には、比較器は供給された振幅値Ｌ４と第２のメモリに
格納されている１つ前に供給された振幅値１２４′とを
比較し、 ｔａ＋　　Ｌ、　＞ｌ、、’のとき： 発振器からパルスｇを１つ出力させる。

（ｂｌ　　Ｌａ　＜ｌ−、ｌのとき： 発振器からパルスｆを１つ出力させる。

さらに、この発振器は“Ｈ”のパルスｈの期間にストロ
ーブ信号ａが供給されると、パルスｆを出力する。

一方、カウンタ２６は、コントローラ２５からパルスｆ
が供給されると１だけカウントアツプし、パルスｇが供
給されると１だけカウントダウンする。

次に、この実施例の動作を説明する。なお、ここでは、
説明の便宜上、増幅器５からの誤差信号に含まれる外乱
成分は１つであるとしている。また、各周波数比Ｎ、に
対する外乱成分の振幅値し、との関係は第９図に示すよ
うになるものとし、同図のＮ、が周波数分析器８で形成
される初期の周波数比（すなわち、上記（４）式による
算出された周波数比）であるとする。したがって、この
場合には、周波数比が整数化されていることにより、周
波数分析器８で算出されたＮ、よりも（Ｎ、＋１）がよ
り好ましい周波数比である。

この実施例では、周波数分析器８でＮ、の周波数比が算
出されるが、最終的には、Ｎ進カウンタ１９で設定され
る周波数比は（Ｎ、’１）になるようにする。

かかる動作を行なうときの第７図の各部の信号を笥８図
に示す。

まず、モータが起動されて定常回転状態となると、入力
端子２８に“Ｈ”のパルスｈが入力され、スイッチ２７
はＸＡ側を選択する。そして、このパルスｈの期間内に
周波数分析器８はストローブ信号ａ、周波数比Ｎ　、お
よび外乱成分の振幅値Ｌ４を出力する。この振幅値Ｌ４
は第５図での出力端子９０から出力される０周波数比Ｎ
７はスイッチ２７を介してＮ進カウンタ１９にラッチさ
れるとともに、カウンタ２６に供給され、パルスｈによ
ってカウンタ２６はこの周波数比Ｎ、にプリセットされ
る。振幅値Ｌ４はコントローラ２５にも供給されるが、
パルスｈも供給されているために、コントローラ２５に
この振幅値Ｌ４は取り込まれず、その代りに、ストロー
ブ信号ａによってパルスｆを出力する。この結果、カウ
ンタ２６は１だけカウントアツプし、そのカウント値が
（Ｎ。

＋１）となる、その後、パルスｈが供給されなくなり、
Ｎ進カウンタ１９に設定された周波数比Ｎ、に応じて、
加算回路７の出力信号ｅに対する外乱成分の抑圧が行な
われる。また、スイッチ２７はＸＢ側を選択する。

周波数比ｐＪｒに対する周期Ｔ、が経過した後、周波数
分析器８はストローブ信号ａと周波数比がＮ、であると
きの振幅値Ｌ４゜とを出力する（なお、周波数分析器８
は周波数比も出力するが、スイッチ２７はＸＢ側を選択
していて関係なくなるので、以下、説明を省略する。）
このストローブ信号ａにより、振幅値Ｌ４゜はコントロ
ーラ２５に取り込まれる。コントローラ２５では、この
ｆｉ幅値Ｌ４゜がそのまま第１．第２のメモリに格納さ
れる。その後、Ｎ！！カウンタ１９は、ストローブ信号
ａが供給されたことにより、カウンタ２６のカウント値
（Ｎ、＋１）を周波数比として取り込み、これをラッチ
する。

その後はＮ進カウンタ１９に設定された周波数比（Ｎ、
＋１）に応じ、加算回路７の出力信号ｅに対して外乱成
分の抑圧が行なわれる。そして、周波数比（Ｎｒ＋ｌ）
に対する周期Ｔ、たけ経過すると、周波数分析器８はス
トローブ信号ａと周波数比（Ｎ、＋１）に対する外乱成
分の振幅値Ｌ□とを出力する。この振幅値　Ｌｏはスト
ローブ信号ａによってコントロール回路２５に取り込ま
れる。

コントロール回路２５では、まず、この振幅（直Ｌ□と
第１のメモリの振幅値Ｌ４゜とを比較する。

第９図に示すように、ＬＳＩ＜Ｌ４゜であるから、振幅
値し□は最小振幅値し。１として第１のメモリに格納さ
れろ０次に、取り込まれた振幅値し□は第２のメモリの
振幅値し、。と比較され、Ｌ□〈Ｌ４゜であるから、コ
ントローラ２５はパルスｆを発生する。振幅値Ｌａ＋は
第２のメモリに格納される。このパルスｆによってカウ
ンタ２６は１だけカウントアツプし、そのカウント値は
（Ｎ、＋２）となる、その後、Ｎ進カウンタ１９は、ス
トローブ信号ａが供給されたことにより、カウンタ２６
のカウント値（Ｎ、＋２）を周波数比としてラッチする
。

その後はＮ進カウンタ１９に設定された周波数比（Ｎ、
＋２）に応じ、加算回路７の出力信号ｅに対して外乱成
分の抑圧が行なわれるが、この周波数比（Ｎｒ＋２）に
対する周期Ｔ、たけ経過すると、周波数分析器８はスト
ローブ信号ａと周波数比（ＮＦ＋２）に対する外乱成分
の振幅値Ｌ４ｚとを出力する。この振Ｉｔａ値り。はス
トローブ信号ａによってコントロール回路２５に取り込
まれる。

上記と同様にして、コントロール回路２５では、まず、
この振幅値Ｌ４ｍと第１のメモリの振幅値Ｌ４１とを比
較する。第９図に示すように、Ｌ、ａｚ＞Ｌｄｌである
から、振幅値し□はそのまま最小振幅値Ｌ　ａ　＠　ｉ
　１１として第１のメモリに格納される０次に、この振
幅値Ｌｄｔは第２のメモリの振幅値Ｌａ＋と比較され、
Ｌａｔ＞Ｌ□であるから、コントローラ２５はパルスｇ
を発生し、また、振幅値Ｌｄｇを第２のメモリに格納す
る。このパルスｇによってカウンタ２６は１だけカウン
トダウンし、そのカウント値は（Ｎ、；Ｌ）となる。そ
の後、Ｎ進カウンタ１９は、ストローブ信号ａが供給さ
れたことにより、力奮シンタ２６のカウント値（Ｎ１．
＋１）を周波数比してラッチする。

そこで、Ｎ進カウンタ１９に設定された周波数比（Ｎ、
＋１）に応じて、加算回路７の出力信号ｅに対する外乱
成分の抑圧が行なわれ、周波比（Ｎｒ＋１）に対する周
期′ｒ、が経過すると、周波数分析回路８はストローブ
信号ａと周波数比（Ｎ、　＋ｌＪに対する外−几成ンｊ
・の泥・ｐ門１直Ｌａ＋とを出力する。

この振幅値Ｌａ＋は、コントローラ回路２５に取り込ま
れるが、第１のメモリの振幅値Ｌ□と等しいために、取
り込まれたこの振幅値Ｌｄｌと第２のメモリに格納され
ている振幅値Ｌ４ｇとの比較は行なわれず、この振幅値
Ｌ０はそのまま第２のメモリに格納されてコントローラ
２５からはパルスｆ。

ｇは出力されない、したがって、カウンタ２６のカウン
タ値は（Ｎ、＋１）に保持される。

これ以後は、カウンタ２６のカウント値は（Ｎ、＋１）
に固定され、したがって、Ｎ進カウンタ１９では、スト
ローブ信号ａが発生する毎にこのカウント（！！（Ｎ、
＋１）がラッチされ、このために、加算回路の出力信号
ｅに対し、周波数比（Ｎ、＋１）に応じた最も良好な外
乱成分の抑圧動作が行なわれる。

以上のように、この実施例では、周波数比を順次変化さ
せていき、前後の周波数比に対する外乱成分の振幅値を
比較することにより、最小となる振幅値に対する周波数
比を見つけ出して、外乱成分の抑圧を行なうようにして
おり、この結果、周波数分析器８の周波数分解能が低く
とも、外乱成分が最も抑圧される状態に高速に移行して
動作することになる。

なお、複数の外乱成分を抑圧することができるようにす
るためには、第６図に示した実施例と同様にコントロー
ラ２５、カウンタ２６、スイッチ２７を含む遅延回路を
複数個設け、夫々毎にＮ進カウンタでの上記の周波数比
設定を行なうようにすればよい。

第１０図は本発明による速度制御装置のさらに他の実施
例を示すブロック図であって、５１はパルス変換器、５
２は単安定マルチバイブレータ（以下、単安定マルチと
いう）、５３はカウンタ、５４はディジタル周波数弁別
器、５５はディジタル加算回路、５６はＤ／Ａ変換器、
５７はＬＰＦであり、第１図に対応する部分には同一符
号をつけて重複する説明は省略する。

この実施例は、速度制御装置をディジタル回路で構成し
たものである。なお、この実施例は、第１図において、
遅延回路９と加算回路７とを周波数弁別器３と積分回路
４との間に設けたものに相当するが、その効果は第１図
に示した実施例と同様である。

以下、この実施例の動作を説明する。

回転速度積出器２から出力されるモータ１の回転速度に
比例した周波数の回転速度信号は、パルス変換器５１に
供給され、第１１図に示すように、周波数が回転速度信
号に等しいパルスｐに変換される。このパルスｐは単安
定マルチ５２で第１１図に示すパルス輻の狭いパルスｑ
に整形され、カウンタ５３に供給される。カウンタ５３
は、パルスｑをリセット信号として発振器２１かのクロ
ックｒ（第１１図）をカウントし、また、リセットの直
前のカウント値をディジタル周波数弁別器５４に供給す
る。すなわち、カウンタ５３は、パルスｑが供給される
と、そのときのカウント値をディジタル周波数弁別器５
４に送り、その直後リセットされる。したがって、カウ
ンタ５３から出力されるカウント値はクロックｒの周期
を基準としてパルスｑの周期を表わしている。

ディジタル周波数弁別器５４は、クロック「の周期を基
準とし、モータ１が所定の回転速度で回転し、たとぎの
パルスｑの周期を表わす基準周期が設定されており、こ
の基準周期とカウンタ５３から出力される周期との差を
表わすディジタル誤差信号を出力する。このディジタル
誤差信号はディジタル加算回路５５に供給され、第１図
に示した遅延回路９と同一構成の遅延回路９′により、
外乱成分が抑圧される。

なお、周波数分析器８は、第５図に示した構成とするこ
とができるか、ディジタル加算回路５５からディジタル
信号が供給されるから、Ａ／Ｄ変換８２を省くことがで
きる。

外乱成分が抑圧されたディジクル加算回路５５の出力信
号は、Ｄ／Ａ変換器５６で発振器２１が出力するクロッ
クｒによってアナログ信号に変換され、ＬＰＦ５７、積
分回路４、増幅器５を介してドライバ６に供給される。

これによってモータ１の回転速度は一定に保たれる。

このように、この実施例では、大部分がディジタル回路
で構成することができ、集積回路化が促進できる。

なお、第６図および第７図に示した実施例においても、
同様にし°ζ大部分をディジタル回路で構成できろこと
はいうまでもない。

〔発明の効果〕

以上説明したように、本発明によれば、誤差信号に混入
する外乱成分がいかなる周波数であっても、核外乳成分
を充分に抑圧することができ、したがって、トルク変動
が異なるモータや異なる種類の負荷を有するモータに対
して用いても、外乱成分を充分抑圧して高精度の速度制
御が可能となるし、同様に、モータの回転数を切換えて
トルク変動成分が変化しても、これによる外乱成分を充
分抑圧できて高精度の速度制御が可能となる。また、モ
ータなどの特性が経時変化し、外乱成分の周波数が変化
したとしても、同様にして核外乳成分を充分抑圧できる
。

【図面の簡単な説明】

第１図は本発明による速度ｌ制御装置の一実施例を示す
ブロック図、第２図は従来の速度制御装置の一例を示す
ブロック図、第３図は第１図を図式化したブロック線図
、第４図は第１図の各部の信号を示す波形図、第５図は
第１図における周波数分析器の一具体例を示すブロック
図、第６図および第７図は夫々本発明による速度制御装
置の他の実施例を示すブロック図、第８図は第７図に示
した実施例の動作を示すタイムチャート、第９図はそめ
Ｎ進カウンタに設定すべき周波数比の検出方法を示す説
明図、第１０図は本発明による速度制御装置のさらに他
の実施例を示すブロック図、第１１図は第１０図の各部
の信号を示す波形図である。 １・・・モータ、３・・・周波数弁別器、４・・・積分
回路、７・・・加算回路、８・・・周波数分析器、９．
９’、９Ａ、９Ｂ・・・遅延回路。 図 尾４図 第５図 范６図 第８図

Claims (1)

【特許請求の範囲】
1. １、モータの回転速度に比例した周波数の回転速度信号
   を発生する回転速度検出器と、該回転速度信号の周波数
   と基準周波数とを比較し該モータの回転速度を制御する
   ための誤差信号を生成する周波数弁別器とを備えた速度
   制御装置において、該誤差信号が供給される加算器と、
   該加算器の出力信号を周波数分析して該誤差信号に含ま
   れる外乱成分を検出する周波数分析器と、検出された該
   外乱成分の周期分該加算器の出力信号を遅延する遅延回
   路とを設け、該加算器で誤差信号と該遅延回路の出力信
   号とを加算するとともに、前記加算器の出力信号に応じ
   て前記モータの回転速度を制御するように構成したこと
   を特徴とする速度制御装置。