JPS6226053B2 - - Google Patents

Info

Publication number
JPS6226053B2
JPS6226053B2 JP57122152A JP12215282A JPS6226053B2 JP S6226053 B2 JPS6226053 B2 JP S6226053B2 JP 57122152 A JP57122152 A JP 57122152A JP 12215282 A JP12215282 A JP 12215282A JP S6226053 B2 JPS6226053 B2 JP S6226053B2
Authority
JP
Japan
Prior art keywords
input
output
processor
output device
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57122152A
Other languages
English (en)
Other versions
JPS5914031A (ja
Inventor
Masao Sueki
Seiichi Yasumoto
Hiroaki Nakanishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57122152A priority Critical patent/JPS5914031A/ja
Publication of JPS5914031A publication Critical patent/JPS5914031A/ja
Publication of JPS6226053B2 publication Critical patent/JPS6226053B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Retry When Errors Occur (AREA)

Description

【発明の詳細な説明】 本発明は電子計算機システムに於る処理装置と
入出力装置間の入出力制御方法に係り、特に入出
力動作に異常が生じた時の制御方法を改善した入
出力制御方法に関する。
現在の電子計算機システムでは、ハードウエ
ア、特にマイクロプロセツサの発展により、プロ
グラムを実行する処理装置と各種の入出力装置を
統合して制御する入出力プロセツサとが分離さ
れ、プログラムの実行と入出力処理とが並列化さ
れている。また、入出力動作異常時の再試行の実
行等もハード化されている。そしてこのような電
子計算機システムに於る処理装置と、入出力プロ
セツサを含む入出力装置側との間の入出力制御の
ために、論理的には下記に示すような情報が用い
られる。
(1) 処理装置から入出力装置を起動、制御するた
めの手順(コマンドの種別、発行手順、及び入
出力装置の動作を規定するための制御情報)。
(2) 入出力実行終了時の入出力装置側から処理装
置へ結果を報告するための手順(終了情報の
数、及びそれを処理装置が入出力装置側から受
取るためのコマンドとそのコマンドの発行手
順)。
ところで従来の入出力制御方法では、上記(2)の
手順によつて入出力装置側から処理装置に対して
報告される詳細情報は、処理装置内の入出力制御
プログラム(ソフトウエア)により解析され、入
出力動作が正常に終了したか否か、異常終了した
場合にはその異常要因によつて回復可能か否かを
判定し、また回復可能の時はその回復のための入
出力装置に対する制御手順を決定していた。
しかるに、入出力データは、機能的に見ると処
理装置〜データ伝送制御部〜入出力装置制御部〜
入出力装置という経路で転送され、処理装置へは
データ伝送制御部と入出力装置制御部のどちらで
検出された異常かの区別なしに報告されていた。
したがつて処理装置のソフトウエアはこの分離を
行わねばならない。更に、回復可能と判断した時
の再試行については、データ伝送制御部の場合に
は伝送の先頭から、即ち単純なコマンド再試行で
よいが、入出力装置制御部でのエラーの場合に
は、各入出力装置毎に再試行の手順が異なる。
例えば、磁気デイスク記憶装置でのデータ読出
しエラーでは、再度データ読出しコマンドを発行
すればよいが、磁気テープ装置でのデータ読出し
エラーは、すでに読むべきデータの記録されてい
る部分が読出しヘツドよりも先に走行してしまつ
ているため、一担テープを巻戻した後、データ読
出しコマンドを発行しなければならない。また、
同一の入出力装置においてもエラー要因が異なる
と、まつたく異なつた誤り回復の手順を必要とす
る場合がある。
このような理由によつて、処理装置上の入出力
制御プログラムは複雑化し、かつ入出力装置毎に
異なつたものを用意せねばならなかつた。それゆ
え、システム規模の増大に伴つて入出力装置が多
くなると、入出力制御プログラムが大きくなり、
プログラム格納のためのメモリ容量の増大と、そ
れを走らせるためのオーバヘツトの増大という問
題点があつた。
本発明の目的は、上記した従来方法の問題点を
解決し、入出力動作異常に対する入出力制御プロ
グラム処理の負担を軽減し、そのプログラム自身
も簡単化できるようにした入出力制御方法を提供
することにある。
本発明は、入出力制御とその異常検出を行うデ
ータ伝送制御部及び入出力制御部に、異常内容と
その異常に対する回復が可能かどうかを判断する
機能を持たせ、回復可能と判定した時には処理装
置への入出力制御終了情報に異常発生個所を区別
した再試行要求を含めて報告し、処理装置の入出
力制御プログラムは、異常の詳細情報を判断しな
くても、この再試行要求に応じて再試行コマンド
を発行できるようにし、かくして入出力制御プロ
グラムの負担を軽減するようにしたことを特徴と
するものである。
以下、本発明の詳細を実施例によつて説明す
る。第1図は、本発明が適用されるマルチプロセ
ツサシステムの構成例を示す。同図に於て、高速
バス105に、共有メモリ(MS)100、ジヨ
ブプロセツサ(JOBP)110、フアイルコント
ロールプロセツサ(FCP)120、入出力プロ
セツサ(IOP)125が接続されている。フアイ
ルコントロールプロセツサ120は、フアイル1
30に関する処理を専問に行い、入出力プロセツ
サ125は、入出力リンクバス140及び入出力
ステーシヨン145を介して複数の入出力装置
(I/O)150のコントロールを専問に行う。
これらのプロセツサ120,125を専用プロセ
ツサと称している。ジヨブプロセツサ110は、
ユーザタスクおよび専用プロセツサ機能以外のオ
ペレーテイングシステム機能を処理するものであ
る。
第2図は、第1図のシステムの入出力制御に関
わる、入出力プロセツサ125と入出力ステーシ
ヨン145の簡単な機能ブロツクを示すもので、
本発明の方法を実現するための手段を具備してい
る。同図に於て、点線矢印は入出力装置起動指令
及び終了報告時の制御情報、ステイタス情報、デ
ータの流れ等を示す。このうち入出力プロセツサ
125は、大きく分けて次の3つの機能ブロツ
ク、即ち高速バスインターフエイス制御部12
6、デバイス制御コマンド解析部127、及び入
出力リンクバス伝送制御部128から成る。高速
バスインターフエイス制御部126は、共有メモ
リ100との間のメモリ読出し及び書込み、ジヨ
ブプロセツサ110との間の割込み制御を行い、
デバイス制御コマンド解析部127は、ジヨブプ
ロセツサ110からの起動指令の解釈、入出力ス
テーシヨン145へ送出するメツセージの作成を
行い、入出力リンクバス伝送制御部128は、入
出力リンクバス140を介して入出力ステーシヨ
ン145との間で、デバイス制御情報、入出力デ
ータ、入出力実行終了時のステイタス情報の送受
信を行う。入出力ステーシヨン145との間のデ
ータ伝送における伝送エラーの検出とその発生時
の再試行処理、及びエラー回復ができなかつた時
のジヨブプロセツサ110に対するステイタス報
告情報の作成は入出力リンクバス制御部128に
て行われ、このステイタス報告情報の中に、本発
明の方法の特徴とする伝送エラーに対する再試行
要求も含まれている。
一方、入出力ステーシヨン145は、大別して
2つの機能ブロツクにわけられる。即ち入出力リ
ンクバス伝送制御部146と入出力制御部127
であり、このうち入出力リンクバス伝送制御部1
46は、入出力リンクバス140を介して入出力
プロセツサ125との間でデバイス制御情報、入
出力データ、入出力実行終了時のステイタス情報
の送受信を行う。入出力制御部147は、入出力
リンクバス伝送制御部146から受取つたデバイ
ス制御情報に基づいて、入出力装置150を駆動
し、入出力動作完了後、入出力ステイタス情報を
作成し、これは起動指令情報とは逆のルートで、
入出力リンクバス140を経由し、入出力プロセ
ツサ125で作成された伝送制御結果を示すステ
イタス情報と併せて、ジヨブプロセツサ110に
報告される。この入出力制御部147は、接続さ
れる入出力装置150毎に可変であり、入出力装
置個有の制御手順、エラー時の再試行の他、従来
はジヨブプロセツサの入出力制御プログラムで処
理されていたエラー情報の判定もここで行い、そ
の結果、再試行可能であれば再試行要求をステイ
タス情報に含めてジヨブプロセツサ110へ返す
という、本発明の方法を実現する機能を備えてい
る。
以上の入出力制御系統で、入出力プロセツサ1
25全体と入出力ステーシヨン145内の入出力
リンクバス伝送制御部146とは、機能的には伝
送制御部を構成し、これは入出力装置150の種
別に関係なく同一構造でよいが、入出力装置制御
部に該当する入出力制御部147は前述のように
入出力装置150毎に異なつた機能を有してい
る。
次に入出力制御及びその中での本発明の方法の
動作説明を行う。但し入出力制御実行時に、ジヨ
ブプロセツサ110と入出力プロセツサ125の
間で受渡される情報が第3図に示されており、こ
れは共有メモリ100上に配置され、各入出力プ
ロセツサ対応のポインタに接続されている。この
内容については以下、順次に説明する。
第4図は、ジヨブプロセツサが、そのオペレー
テングシステムに有する入出力起動処理プログラ
ムのフローチヤートであつて、まずユーザタスク
から入出力制御マクロ命令が発行されると、この
プログラムが起動され、ステツプ500,501
にてコマンドリスト220及び専用プロセツサ起
動ブロツク210(第3図)が作成される。ここ
でブロツク210は次の入出力装置対応へのポイ
ンタ、入出力装置の番号(論理アドレス)とアド
レス(物理アドレス)、対応するコマンドリスト
220及びステイタス報告エリア230の各アド
レスから成り、コマンドリスト220は入出力制
御コマンド(読み、書きの区別)、デバイス制御
情報(改行等の指定)、データ転送先のアドレス
と長さを示すデータアドレスとカウント、プロセ
ス入出力等の端末を指定する入出力ポイントアド
レス等から成つている。またステイタス報告エリ
ア230については後述する。さて第4図へ戻つ
て続くステツプ502では、ステイタス報告エリ
ア230をクリアし、ステツプ503で対応する
入出力装置を制御する入出力プロセツサ用の制御
情報ポインタ200にブロツク210を接続し
て、入出力プロセツサ125に割込みをかける。
次いで入出力要求元のタスクを待つ状態として
(ステツプ504)、ジヨブプロセツサは他のタス
クへ移行する。
ここで、本発明の方法の特徴をなすところの、
前述のステイタス報告エリア230について説明
しておく。第5図はその構成例を示すもので、入
出力プロセツサ用のステイタス報告エリア230
1と入出力装置用のステイタス報告エリア230
2とに区分される。これらのエリアの大きさは、
入出力プロセツサ、入出力装置の種別によらず同
一である。また、各エリア内の入出力プロセツサ
ステイタス語PISWと入出力ステイタス語DISW
も入出力プロセツサ、入出力装置の種別によらず
同一のフオーマツトを有している。但し各エリア
2301,2302内の詳細情報PESW,DESW
は、入出力プロセツサ、入出力装置毎に規定され
る。
各ステイタス語PISW,DISWのフオーマツト
例は第6図に示されており、それらはジヨブプロ
セツサ110のオペーレーテイングシステムに対
する処理要求と、自装置内で誤り要因の判定を行
つた結果を示すエラー種別の情報から成つてい
る。このうちオペレーテイングシステムに対する
処理要求は、入出力プロセツサ、入出力装置によ
らず同一の表現をもつており、一方のエラー種別
は、各入出力プロセツサ、入出力装置毎に規定さ
れ、その詳細情報が各エリア2301,2302
の詳細情報PESW,DESWにセツトされるもので
ある。そして本発明の特徴とする再試行要求
(RTYREQ)は、上述のオペレーシングシステム
に対する処理要求の1つの項目として規定されて
いる。
動作に戻つて、次に第7図の入出力プロセツサ
125に於る入出力ステーシヨン145の起動処
理プログラムを説明する。第4図で説明したよう
に、ジヨブプロセツサ110からの割込みを受け
ると第7図のプログラムが起動され、ステツプ7
00で自プロセツサ用のポインタ200の指示す
る共有メモリ100上の起動ブロツク210及び
コマンドリスト220(第4図ステツプ500,
501で作成されたもの)を取込み、ステツプ7
01でこれらを解析して入出力装置駆動のための
情報を作成する。ステツプ702では入出力装置
への書込みか否かを判定し、書込みの時はステツ
プ703で共有メモリ100から書込みデータを
自装置125内のメモリへ取込み、ステツプ70
4で入出力ステーシヨン145に制御情報(ステ
ツプ701で作成)及び書込みの時はデータも送
つて、入出力ステーシヨン145を起動する。ス
テツプ705では伝送エラー発生をチエツクし、
エラーがなければ処理を終るが、伝送エラー発生
時には予め定められた回数迄入出力ステーシヨン
145の起動をくり返し、それでも伝送エラーが
あればステツプ706からステツプ707へ移
る。
ステツプ707では、第6図で説明した入出力
プロセツサステイタス語PISW内の、ジヨブプロ
セツサ110に対する処理要求としての再試行要
求RTYREQをオンとし、ステツプ708でこの
情報を含めた入出力プロセツサ125のステイタ
ス情報をステイタス報告エリア2301へセツト
する。この伝送エラーに対する再試行要求は、単
純な再試行でよいので特にそのエラー発生の要因
分析等は必要としない。ステツプ709では、以
上の処理を指示した起動ブロツク210をジヨブ
プロセツサ用のポインタ205に接続してジヨブ
プロセツサ110に割込みをかけ、処理を移す。
第7図のステツプ705で伝送エラーなしと判
定された時には、第8図に示す入出力ステーシヨ
ン145による入出力装置制御処理が行われる。
即ち、ステツプ800で入出力プロセツサ125
から各種情報を受信し、ステツプ801で入出力
装置150に対する制御とデータの受授を行う。
ステツプ802で入出力制御終了と判定すると、
今回の入出力装置制御で誤りが有つたかどうかの
判定、及び誤り有の時にそれが再試行可能かどう
かの判定をステツプ803,804で各々行い、
誤り有で再試行可能な時にはステツプ805で入
出力ステイタス語DISW内の再試行要求をオンと
する信号を作成する。誤りなし、あるいは再試行
不能の時は直接ステツプ806へ移る。ステツプ
806では、入出力動作の終了情報と、必要な時
にはデータを合せて入出力プロセツサ125へ送
る情報を作成し、これをステツプ807で入出力
プロセツサ125へ転送する。なお、ステツプ8
04に於る再試行回復可能か否かの判定方法は、
従来の方法で入出力制御プログラムによつて行つ
ていたものを、入出力ステーシヨン145内にプ
ログラムすれば実現できる。
入出力プロセツサ125は、入出力ステーシヨ
ンからの信号を受信して第9図の終了報告処理を
行う。まずこの終了時の入出力リングバス146
を介してのデータ伝送に異常があるか否かをステ
ツプ901でしらべ、誤り有の時は既定の回数だ
けデータ受信を再試行する。もしそれでもだめな
時はステツプ902からステツプ903へ移り、
第7図のステツプ707と同様に、ステツプ90
3で入出力プロセツサステイタス語PISW内の再
試行要求RTYREQをオンとしステツプ908で
ジヤンプする。ステツプ901で伝送誤りなしと
判定された時は、入出力装置動作で誤り有か否か
をステツプ904で判定し、誤り有ならステツプ
907へ、なければステツプ905,906で読
出しの時は読出しデータを共有メモリ100に転
送しておいて、ステツプ907へと移る。ステツ
プ907ではデータ等の伝送はすべて正常(第7
図のステツプ705、第9図のステツプ901と
もに正常と判定されている)であるので、入出力
プロセツサステイタス語PISWに伝送正常を示す
情報をセツトしてステツプ908へ進む。ここで
は、以上の処理で得られた各種情報を入出力プロ
セツサステイタス報告エリア2301にセツト
し、以上で入出力処理を完了した起動ブロツク2
10をジヨブプロセツサ用のポインタ205に接
続し、ジヨブプロセツサ110へ割込みをかけ
る。
以上の各種処理によつて、入出力制御は再びジ
ヨブプロセツサ110へ戻される。即ち、第7図
のステツプ709からの伝送エラー発生時、第9
図の処理終了時である。いずれの時もジヨブプロ
セツサ110に割込みがかけられるので、この割
込みによりオペレーテイングシステム内の終了報
告処理のための、第10図に示したプログラムが
起動される。このプログラムでは、まずステツプ
1000で、ポインタ205から終了報告のあつ
た起動ブロツク210を判定し、その中に含まれ
るステイタス報告エリアアドレスよりステイタス
報告エリア230の内容をとり出す。ステツプ1
001ではそのエリア230内の各ステイタス語
PISW,DISWをとり出し、ステツプ1002で
入出力プロセツサステイタス語PISW内の再試行
要求RTYREQがオンか否かをしらべる。もしオ
ンなら、伝送エラーがあつたことを示しているの
で、ジヨブプロセツサ110はステツプ1003
で再試行を行うため、入出力のためのコマンドを
再発行(第4図からのくり返し)して処理を終
る。この処理はどの入出力プロセツサ125、入
出力装置150に対しても同一内容で、しかもス
テイタス語PISW内のエラー種別やその詳細情報
には関係なく行われる。エラー種別とその詳細は
保守用の情報として転送されるもので、必要な場
合に外動に表示されて利用されるものである。
もしステツプ1002で再試行要求がオンでな
ければ、続いてステツプ1004で、今度はステ
イタス語DISW内の再試行要求RTYREQがオン
か否かがチエツクされる。もしオンなら再試行に
より回復可能なエラー発生を意味するので、ステ
ツプ1005で、該当する入出力装置とその時の
状態を示すエラー種別から所要の再試行処理ルー
チンを起動する。ステツプ1002,1004と
もに再試行要求がない時は、入出力を要求したタ
スクに処理を帰して(ステツプ1006)その待
状態を解除し、処理を終る。
以上の実施例から明らかなように、本発明によ
れば、ジヨブプロセツサの入出力制御プログラム
で入出力プロセツサやステーシヨンからの詳細ス
テイタス情報を判断して再試行の可否を決定する
ための、入出力装置対応の処理プログラムを用意
する必要がなく、再試行の可否の判断はステイタ
ス語内の再試行要求のみを判定すればよいから、
入出力制御処理プログラムの大半をしめる異常処
理部分が共通化され、プログラムの容量、及びオ
ペレーテイングシステムでのこのためのオーバー
ヘツドが大幅に削減されるという効果がある。
【図面の簡単な説明】
第1図は本発明が適用されるマルチプロセツサ
システムの構成例を示すブロツク図、第2図は入
出力プロセツサ及び入出力ステーシヨンの機能ブ
ロツクと情報の流れを示す図、第3図は入出力制
御のためにジヨブプロセツサと入出力プロセツサ
間で転送される各種情報の説明図、第4図はオペ
レーテイングシステム内の入出力起動処理プログ
ラムの処理流れ図、第5図は入出力実行終了時に
報告されるステイタス報告エリアの説明図、第6
図は第5図のエリア内で、本発明の特徴とする入
出力プロセツサステイタス語及び入出力装置ステ
イタス語の説明図、第7図は入出力プロセツサに
よる入出力ステーシヨン起動の処理流れ図、第8
図は入出力ステーシヨンによる入出力装置制御の
処理流れ図、第9図は入出力プロセツサでの入出
力ステーシヨンからの終了報告受信の処理流れ
図、第10図はオペレーテイングシステムによる
入出力終了処理プログラムの処理流れ図である。 100……共有メモリ、110……ジヨブプロ
セツサ、125……入出力プロセツサ、145…
…入出力ステーシヨン、150……入出力装置、
230……ステイタス報告エリア、PISW……入
出力プロセツサステイタス語、DISW……入出力
装置ステイタス語、RTYREQ……再試行要求。

Claims (1)

    【特許請求の範囲】
  1. 1 入出力装置を駆動、制御するための入出力装
    置制御部と、該入出力装置制御部とメモリを含む
    処理装置との間のデータ伝送とその制御を行う伝
    送制御部とを介して、処理装置からの指示により
    入出力装置に対するデータ入出力を実行する入出
    力制御方法に於て、入出力装置制御部は接続され
    る入出力装置に対応した異常判定機能を有し、入
    出力装置制御及び伝送制御の各々終了時に異常が
    あればこれを検出し、再試行を行うとともに、入
    出力装置制御部及び伝送制御部の各々では再試行
    が不可能である場合には、処理装置からの再試行
    によつて回復可能か否かを制定し、かつ回復可能
    ならば処理装置に対する個別の再試行要求を入出
    力制御の終了報告に含めて処理装置へ報告する機
    能を有せしめるとともに、処理装置は、上記再試
    行要求を受けることによつて、該入出力装置の種
    別によることなく、同一の手順にて所要の再試行
    指示を発行するようにしたことを特徴とする入出
    力制御方法。
JP57122152A 1982-07-15 1982-07-15 入出力制御方法 Granted JPS5914031A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57122152A JPS5914031A (ja) 1982-07-15 1982-07-15 入出力制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57122152A JPS5914031A (ja) 1982-07-15 1982-07-15 入出力制御方法

Publications (2)

Publication Number Publication Date
JPS5914031A JPS5914031A (ja) 1984-01-24
JPS6226053B2 true JPS6226053B2 (ja) 1987-06-06

Family

ID=14828888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57122152A Granted JPS5914031A (ja) 1982-07-15 1982-07-15 入出力制御方法

Country Status (1)

Country Link
JP (1) JPS5914031A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60181856A (ja) * 1984-02-29 1985-09-17 Toshiba Corp I/o装置のエラ−処理方式
JPH0232427A (ja) * 1988-07-22 1990-02-02 Nec Corp 周辺装置サブシステムの誤り回復処理方式

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556639A (en) * 1978-06-29 1980-01-18 Fujitsu Ltd Re-try system of channel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556639A (en) * 1978-06-29 1980-01-18 Fujitsu Ltd Re-try system of channel

Also Published As

Publication number Publication date
JPS5914031A (ja) 1984-01-24

Similar Documents

Publication Publication Date Title
EP0210640B1 (en) Input-output control system in a virtual machine system
JPS6120007B2 (ja)
JPH06103472B2 (ja) デバツグ用マイクロプロセツサ
EP0098172B1 (en) Register control processing system
JPH0679274B2 (ja) 非同期制御ユニットにおけるエラー回復方法
US5734918A (en) Computer system with an input/output processor which enables direct file transfers between a storage medium and a network
JPS6226053B2 (ja)
US6063131A (en) Emulator system and emulation method
JPS6230668B2 (ja)
JPS6259816B2 (ja)
JP2650373B2 (ja) サービスプロセッサダメージ処理方式
JPH06266630A (ja) トレース機能付き入出力制御装置
JPH0219494B2 (ja)
JP2525479B2 (ja) コマンド排他制御方法
JPS6215897B2 (ja)
JP3439906B2 (ja) 計算機システム
JPH0319574B2 (ja)
JPS6143739B2 (ja)
JPH0411890B2 (ja)
JP2524620B2 (ja) 入出力制御方法
JPH0335693B2 (ja)
JPH0820934B2 (ja) ディスクキャッシュ制御方式
JPH01279337A (ja) エラーロギング制御方式
JPS6130296B2 (ja)
JPS61103255A (ja) 障害時のデ−タ収集方式