JPS62254574A - 水平偏向出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テレビジョン受信機、ディスプレイ擲の水平
偏向出力回路に関する。

〔従来の技術〕

テレビジョン受信機やディスプレイ装置などに用いられ
る陰極線管の水平偏向出力回路及び高圧発生回路ではい
わゆるリンギングが発生する。

また水平偏向出力回路においては、走査期間の初期の水
平偏向電流に歪が生じる。

前記水平偏向出力回路、及び高圧発生回路におけるリン
ギングを抑制する従来技術として、特開昭５５−１６５
９４６号１％開昭５６−１５２８６９号ｅ％開昭５７−
５３１８０号などがある。

また、水平偏向出力回路の走査期間における初期の水平
偏向電流に生じる歪を軽減する従来技術として、特開昭
５４−１５２９１２号公報に示された方法がある。゛ 〔発明が解決しようとする問題点〕 テレビジ璽ン受傷機やディスプレイの水平偏向出力回路
の水平出力素子には、バイポーラトランジスタが使われ
ている。しかし、バイポーラトランジスタを用いて高速
大出力の水平偏向出力回路を実現するためには、バイポ
ーラトランジスタの有限の下降時間により生じるスイッ
チング損失と、温度変化による蓄積時間の変動が問題と
なる。

このため、バイポーラトランジスタに比べ下降時間、蓄
積時間とも非常に短いパワーＭＯ８ＦＥＴを水平出力素
子として用いることが有効となる。パワーＭＯ８ＦｇＴ
には、構造上ドレイン・ソース間にダイオード（内蔵ダ
イオード）が存在し、これはダンパダイオードとしても
活用できる。

しかし、この内蔵ダイオードに電流を流すと、リード線
のリードインダクタンスと共儀コンデンサの容量との共
振により、激しいリンギングが水平偏向１流に生じ、画
面に悪影響を及ぼす。この梅のリンギングは、パワーＭ
Ｏ８ＦＥＴの内蔵ダイオードを使用しない場合でも生じ
る（水平出力素子として、バイポーラトランジスタを用
いる場合では、ダンパダイオードに流れる電流に発生す
る）。

しかし、パワーＭＯ８ＦＢＴの内蔵ダイオードを使用す
る場合には、配線の引き回し等の関係から、上記リンギ
ングが激しくなっていると考えられる。

そこで、これまでは、パワーＭＯ８ＦＥＴのドレイン側
にストッパダイオードを設け、内職ダイオードの働きを
阻止していた。

第６図（ａ）は、パワーＭＯ８ＦＥＴを水平出力素子と
する水平偏向出力回路の従来例を示す回路図であって、
１はドライブ１．圧入力端子、２はパワーＮ１０ＳＦＥ
Ｔ、　ｓはパワーＭ０８１１’ＥＴの内蔵ダイオード、
４はダンパダイオード、５は共振コンデンサ、６は水平
偏向コイル、７は８字補正用コンデンサ、８はチョーク
コイル、９は電源端子、１０はストッパダイオードを示
している。なお、チョークコイル８は、フライバックト
ランスの１次巻線でもよい。

この第６図（ａ）に示した水平偏向出力回路により、水
平偏向周波数１３０ｋＨｚの高速偏向動作が可能となる
が、パワー！！ｗ１０８ＦＥＴのオン抵抗による損失低
減、水平リニアリティ向上の点から、笑際には、第６回
動に示すように、パワーＭＯ８ＦＥＴを６石程度使用し
た並列駆動を行う必要がある。

ｉ＠６図ら）はパワーＭ（Ｊ、９ＦＥＴを水平出力素子
とする他の従来例を示す回路図であって、１Ａ〜１Ｆは
ドライブ篭圧入力端子、２Ａ〜２ＦはパワーＭＯ８ＰＥ
Ｔを示す。

第４図は水平偏向出力回路の動作を説明するための各部
の波形を示す波形図である。

第４図（ａ）〜０）は、第６図わ）に示す回路を用いて
水平偏向周波数１３０ｋＨ人偏向出力電流２４Ａｐ−ｐ
の高速大出力動作を行った際の、偏向亀ＲＩｎｘ　、　
　ドレイン電圧ＶＤＰ　、ドレイン電流ＩＤ＋、ダンハ
ＭＬＭｆ、ニジ直の各波形図である。この動作を行った
際、ストッパダイオード１０での損失は７．４Ｗ　（ワ
ット）も生じ問題となった。また、ストッパダイオード
の使用により、ストッパダイオードのオン抵抗が付加さ
れるため、水平リニアリティの悪化も問題となる。

水平偏向出力回路、及び高圧発生回路におけるリンギン
グを抑制する従来技術として、前述したように特開昭５
５−１６３９４６号１％開昭５６−１３２８６９号、特
開昭５７−５３１８０号などがある。しかしこれらの公
開公報に述べられているり／ギングの原因は、上記の場
合と異なり、上記のリンギングに対する対応までは考慮
されていなかった。

また、水平偏向出力回路において、走置期間の初期の水
平偏向１流忙生じる歪を軽減する従来技術として、前述
した特開昭５４−１５２９１２号公報に示された方法も
ある。この方法は、水平出力素子と並列に補助ダンパダ
イオードとコンデンサの直列ｌ路を接続し、さらＫ、そ
のコンデンサを帰線期間に光電するため、補助ダンパダ
イオードと並列に抵抗を接続している。この方法により
、走査期間初期における水平偏向電流の歪を軽減するこ
とができる、。しかし、この方法は、水平偏向周波数カ
１５．７５ｋ）１２程度の水平偏向出力回路においては
有効であるが、水平偏向周波ｙ　１３０ｋＨｚ、　ｍ向
出力Ｖ、流２４Ａｐ−ｐの高速大出力動作においては、
上記の補助ダンパダイオードと並列に接続した抵抗での
損失が非常に大きく、正常に拗かなかった。

本発明の目的は、リードインダクタンスと共振コンデン
サの容量との共振により生じるリンギングな、低損失で
抑制することが可非な水平偏向出＋　１６１　店Ｉｎ　
ｆＪ　世冶十−ト　１　ン　Ｌ　　Ｌｓ＋　　φ　叩〔
問題点を解決するための手段〕 上記問題点は、水平出力素子と並列にリンギング抑制回
路を接続することにより解決される。

そして、このリンギング抑制回路は、第１のスイッチン
グ素子とリンギング抑制用のコンデンサの直列回路と、
前記リンギング抑制用コンデンサと並列に接続された第
２のスイッチング素子と電圧調整回路と電源の直列回路
から構成されている。

〔作用〕

本発明の水平偏向出力回路では、前述したリードインダ
クタンスと共撮コンデンサの容量により生じるリンギン
グの位相に対し、前記リンギング即制口路から供給する
スパイク電流の位相が逆相となるようにして、リンギン
グを抑制している。

そして、上記スパイクを流を発生させるタイミングは、
前記電圧調整回路によって定められている。

〔実施例〕

以下、図面を参照して本発明の実施例について説明する
。なお、各図中間じ働きをするものには、同じ番号を付
けて表わす。

第１図は、不発明による水平偏向出力回路の第一の実施
例を示す回路図である。

第１図に示した回路は、第６図に示した従来例の回路と
比べ、第１のスイッチング素子１１、第２のスイッチン
グ素子１２、コンデンサ１３、電圧調整回路１４、を諒
１５から構成されるリンキング抑制回路１６を設け、ス
トッパダイオード１０を無くした点が異っている。

第１図に示した本発明の水平偏向出力回路ではパワーＭ
Ｏ８ＦＥＴ２の内蔵ダイオード３に流れる電流ＩＤに生
じるリンギングの位相だ対し、リンギング抑制回路１６
により発生させるスパイク電流Ｉｘの位相が、ちょ５ど
逆相となるように、スパイク電流■工乞発生させるタイ
ミングをｖｔ４ｇし、電流Ｉｎに生じるリンギングを抑
制している。

この働きを実現するリンキング抑制回路１６の実施例と
しては、第１図の点線内に示すように、第１のスイッチ
ング素子１１とリンギング抑制用コンデンサ１６との直
列回路をパワーＭ（ＪＳＦＥＴ２のソースとドレイン間
に接続し、第２のスイッチング素子１２と電圧調整回路
１４と電源１５の直列回路をリンギング抑制用コンデン
サ１３と並列に接続した回路が挙げられる。

以下、この第１図に示した回路の動作を説明する。この
回路では、帰線期間において、第１のスイッチング索子
１１をオフ、ＷＪ２のスイッチング索子１２をオンさせ
、走置期間において、ｗＪｌのスイッチング素子１１を
オン、第２のスイッチング素子１２をオフさせている。

この動作により、帰線期間にコンデンサ１６に光電され
た電荷な走ｆＭ間初期に敢′拳している。この放電１ｋ
ｌ：　ＵＬ　Ｉ−は、スパイク状の波形になり、このス
パイク電流を流すことにより、定食ルｊ間初期において
、パワーＭＯ８ＦＥＴの内蔵ダイオード３に流れる電流
ＩＤに生じているリンギングを抑制している。

第２図は第１図に示した本発明による水平回向出力回路
の動作を説明する波形図で、（（支）、（（へ）、（Ｃ
）は、第１図中忙おけるドレイン′イ圧ｖＤｐ１コンデ
ンサ１３に発生するＴｈ、　ｆ：ｈ　Ｖｘ、パワーｋｌ
Ｏ８ＰＥＴ２の内蔵ダイオード３に流わる電流■Ｄｐン
デンサ１３から放出されるスパイク電流■８を示してい
る。

第１図に示した回路では、電流ＩＤに生じるリンギング
の位相に対し、スパイク電流■８の位相がちょうど逆相
となるようにスパイク電流■８を流し妬めるタイミング
を調整し、電流ＩＤに生じるリンギングを抑制している
。このスパイク電流■８を流し始めるタイミングの調整
は、電圧Ｖ工を変え、第１のスイッチング素子１１をオ
ンするタイミングを変えて行っている。

例えば、第１のスイッチング索子１１にダイオードを用
いた場合、第２図に示したように、このダイオードはド
レイン電圧ＶＤＰが゛重圧ｖｘより約０．７Ｖ低くなっ
たときにオンするため、上記のタイミングの調整は、電
圧調整回路１４により、電圧Ｖ工を変えることにより容
易に実現できる。

よって、第２図中、コンデンサ１３に発生する′ル、圧
がＶｘで電流Ｉ、ｏのリンギングが最少（摩ＨＬのリン
ギングの位相と、スパイク電流■８の位相が逆相）とな
る場合には、時刻ｔＡにおいて、椛１のスイッチング累
子１１がオンし、スパイク電流Ｉ８が流れ始める。こわ
に対して、コンデンサ１３に発生する電圧がＶ工よりや
や低い電圧Ｖ；　（ｙ、　２図（ａ）の点線）のときに
は、コンデンサ１３より放出されるスパイク１ｊＬｌＢ
、は、第２図（Ｃ）の点綴で示す電流■工Ｉ波形になる
。そして、この場合、パワーＭＵＳＦｈ：Ｔの内蔵ダイ
オード３に流れる１ｊＬＫｔ、は、第２図＠）の点線で
示す電流ＩＤ／波形になり、このときリンギングの熾幅
が増加することになる。

第１図に示した回路では、上記スパイク１′流１゜を発
生させるタイミング、つまり電圧Ｖ工の領を何Ｖに設定
するかが賞賛となる。

第３図は本発明による水平偏向出力回路の第二の実施例
を示す回路図であって、第１図における第１のスイッチ
ング素子としてダイオード１７を用い、第２のスイッチ
ング素子としてダイオード１８を用いている。また、電
源としては、チョークコイル８とトランス結合された巻
線１９を用いており、電圧ｒＡ竪回路１６としては、ト
ランジスタ２０、抵抗２１．２２，２３、可変抵抗２４
から成るエミツタ７オロア回路（Ｐ’ＥＴを用いた場合
はリースホロア回路）を用いている。

第３図に示す水平偏向出力回路において、水平偏向周波
数１５０ｋＨｚ、偏向出力電流２４Ａｐ−ｐの高速大出
力動作を行った際のドレイン電流１．、ダンパ電流ＩＰ
２波形を第４図（ｅ）〜小）に示す。この図中、波形（
ｅ）　、　（ｆ）はリンギング抑制回路１６を接続しな
い場合の波形を示し、波形（ロ）、Φ）は、それを接続
した場合の波形を示す。これらの図において、ドレイン
電流■ｐｔの定量期間前半に流れる電流値は、ダンパ電
流Ｉｎの１１Ｌ流値に比べ大きくなっているが、これは
パワ−ＭＣｌ５ＦＥＴ６石（２Ａ〜２Ｆ　）の内蔵ダイ
オードの合計のインピーダンスがダンパダイオード４の
インピーダンスより低いためである。また、リンギング
抑制回路１６を接続した場合、ダイオード１７に流れる
電流１．、コンデンサ１３にかかる電圧ＶＸｔ　は、第
４図（ｉ）　、　（ｊ）に示すよ５になる。

これらの図より、リンギング抑制回路１６を接続し、ダ
イオード１７にスパイク状の電流Ｉゎを流すことにより
、ドレイン１［Ａ　Ｉｐｔに発生するリンギングを抑制
していることがわかる。そして、この際スパイク電流１
．を発生させるタイミングのｖＩ４ｇＭは、可変抵抗２
４により、コンデンサ１３に発生する電圧焉、を変化さ
せて行っている。

上記す／ギ／グ抑制回路１６（第１図参照）の働きによ
り、ストッパダイオード１０（第６図参照）乞取り除く
ことができ、消費電力の低減（例えばストッパダイオー
ドの損失７．４　Ｗ−＋ＯＶｖ　）がはかれる。

また、ストッパダイオード１００オン抵抗がなくなるた
め、ＵＮに水平ＩＪニアリティの向上がはかれる。

なお、第３図に示した水平偏向出方回路では、水平リニ
アリティを最良にするため、ダンパダイオード４を用い
ている。しかし、ダンパ電流をすヘテハヮーＭ（ＪＳＦ
ｇＴ　２Ａ〜２Ｆの内蔵ダイオードに流すことによって
、ダンパダイオード４を除去しても正常に動作する。ダ
ンパダイオード４を除去して、水平偏向周波数１６０ｋ
）１人偏向出力電流２４ＡトＰの高速大出力動作を行っ
た際のドレイン１Ｍ、流■Ｄ３彼形を第４図（ｋ）　、
　（１）に示す。この図中、仮形伽）はリンギング抑制
回路１６を接続しない場合、波形（１）はそれを接続し
ない場合の波形を示す。

このように、ダンパダイオード４を除去すれば生麺コス
トの低減をはかることができる。

第５図は本発明による水平偏向出力回路の舅三の！ｊｌ
！ａ例を示す回路図であって、第６図に示した実施例の
回路と異なる点は、トランジスタ２ｏのコレクタに加え
る電圧を端子９より人力する電圧ＥＢより高い′１圧に
ブーストアップしている点が異っている。このブースト
アップ回路は、チョークコイル８忙トランス結合した巻
？ｆＭ２５と、ダイオード２６と、コンデンサ２７によ
って構成さ引ている点である。

したがって、第５図に示した水平偏向出力回路では、第
３図に示した回路を用いた場合の効果に付は加えて、コ
ンデンサ１６に発生させる電圧Ｖｘ＜を、亀、圧＆、Ｊ
：り高くすることができ、スパイク鉦流Ｉｘ４　を発生
させるタイミングをより広範囲に調整でき、リンギング
抑制効果をさらに高めるこλ。

ができる。

〔発明の効果〕

本発明によれは、水平偏向出力回路において、リードイ
ンダクタンスと共振コンデンサとの共振により生じるリ
ンキングを抑制することができ、また、電圧調整回路の
働きにより、リンギング抑制効果を間単に調整すること
ができるものであって、こわにより、ｊｉｔｌｍの際問
題となる部品ばらつきにかかわらず、水平偏向１ｊＬ′
ａのリンキングの影響で生じる橙編が最少限になるよう
に、各製品ごとに調整でき、ａｍ＊な画像表示を提供で
きる効果がある。

【図面の簡単な説明】

第１図は本発明による水平偏向出力回路の第一の実施例
を示す回路図、第２図は第１図に示した水平偏向出力回
路の動作を説明する谷部波形図、第６図は本発明による
水平偏向出力回路の第二の実施例を示す回路図、第４図
はこの水平偏向出力回路の各部の動作波形図、第５図は
本発明による水平偏向出力回路の第三の実施例を示す回
路図、第６図は従来技術による水平偏向出力回路を説明
する回路図である。 １・・・ドライブ市圧入力端子、２・・・パワーへ１０
ＳＦＥＴ、６・・・パワーＭＯ８ＦＥＴの内蔵ダイオー
ド、４・・・ダンパダイオード、５・・・共伽コンデン
サ、６・・・水平偏向コイル、７・・・８字補正用コン
デンサ、８・・・チョークコイル、９・・・電源端子、
１１・・・第１のスイッチング素子、１２・・・第２の
スイッチング素子、１４・・・電圧調螢回路、１５・・
・電源。 代理人弁理士　小　川　勝　男〜−−−゛躬　１　閉 躬５阻 第　２呂 躬４圓　（Ａ） ｊＪｌ （ｆ）ＩＦ２　　　　　　　　　　　−ざり躬４　［！
１　（Ｂ）

Claims (1)

【特許請求の範囲】
1. 水平出力素子と、前記水平出力素子に並列に接続された
   共振コンデンサと、前記水平出力素子と並列に接続され
   た水平偏向コイルおよびＳ字補正コンデンサの直列回路
   とを備えた水平偏向出力回路において、第１のスイッチ
   ング素子とリンギング抑制用コンデンサより成る直列回
   路を前記水平出力素子と並列に接続し、第２のスイッチ
   ング素子と電圧調整回路と電源とより成る直列回路を前
   記リンギング抑制用コンデンサと並列に接続し、前記第
   １のスイッチング素子を帰線期間にオフ、走査期間にオ
   ンさせ、前記第２のスイッチング素子を帰線期間にオン
   、走査期間にオフするように構成したことを特徴とする
   水平偏向出力回路。