JPS62247533A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62247533A JPS62247533A JP8955887A JP8955887A JPS62247533A JP S62247533 A JPS62247533 A JP S62247533A JP 8955887 A JP8955887 A JP 8955887A JP 8955887 A JP8955887 A JP 8955887A JP S62247533 A JPS62247533 A JP S62247533A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- film
- cvd
- sample stage
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 55
- 239000010703 silicon Substances 0.000 abstract description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 48
- 239000010408 film Substances 0.000 abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052681 coesite Inorganic materials 0.000 abstract description 8
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 8
- 229910052682 stishovite Inorganic materials 0.000 abstract description 8
- 229910052905 tridymite Inorganic materials 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 56
- 238000006243 chemical reaction Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 150000003376 silicon Chemical class 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 3
- 229910005091 Si3N Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体ウェハ上に化学的気相成長（以下ＣＶＤ
という）法により例えば酸化硅素（Ｓｉ０２）薄膜、窒
化硅素（Ｓｉ３Ｎ４）薄膜等を形成する半導体装置の製
造方法に関する。
という）法により例えば酸化硅素（Ｓｉ０２）薄膜、窒
化硅素（Ｓｉ３Ｎ４）薄膜等を形成する半導体装置の製
造方法に関する。
背景技術とその問題点
従来シリコンウェハ上に５１０２ｇ膜をＣＶＩ）法によ
り形成するＣＶＬ）装置として第１図に示す如きものが
使用されている。即ち第１図に於いて、（１１は反応室
を示し、この反応室（１１は外気と遮断され、大気圧又
は減圧の状態になされている。この反応室（１）の中に
は第２図に示す如き複数個のサセプタ（２）がこの反応
室（１）の外周に沿って公転すると共にこのサセプタ（
２）自身も自転する如くなされている。
り形成するＣＶＬ）装置として第１図に示す如きものが
使用されている。即ち第１図に於いて、（１１は反応室
を示し、この反応室（１１は外気と遮断され、大気圧又
は減圧の状態になされている。この反応室（１）の中に
は第２図に示す如き複数個のサセプタ（２）がこの反応
室（１）の外周に沿って公転すると共にこのサセプタ（
２）自身も自転する如くなされている。
このサセプタ（２）には第２図に示す如く例えば１１（
固の半導体装置の材料となるシリコンウェハ（４）を乗
せる試料台（３）が設けられており、この試料台（３）
はグラファイトヒータ等によりある範囲の温度に保たれ
る如くなされている。又例えばＳｉＨ＋ （モノシラン
）、０２等の反応ガスをノズル（５ａ）及び（５ｂ）よ
りこの反応室（１）に送り込み、之等のガスを熱。
固の半導体装置の材料となるシリコンウェハ（４）を乗
せる試料台（３）が設けられており、この試料台（３）
はグラファイトヒータ等によりある範囲の温度に保たれ
る如くなされている。又例えばＳｉＨ＋ （モノシラン
）、０２等の反応ガスをノズル（５ａ）及び（５ｂ）よ
りこの反応室（１）に送り込み、之等のガスを熱。
プラズマ重合、光等のエネルギーにより分解し、シリコ
ンウェハ（４）上で化学反応を起してＳ ｉ０２薄１１
Ｑを化学的気相成長させる。第１図に於いて（６）はペ
ルジャー、（７）はペルジャー密閉用クランプ、（８）
はバッファ、（９）は排気マニホールドである。
ンウェハ（４）上で化学反応を起してＳ ｉ０２薄１１
Ｑを化学的気相成長させる。第１図に於いて（６）はペ
ルジャー、（７）はペルジャー密閉用クランプ、（８）
はバッファ、（９）は排気マニホールドである。
斯る従来のＣＶＤ装置においてはＣＶＤする例えば５ｉ
０２の膜の厚さを均一に成長させることが最も重要で、
上述の如く試料台（３）が設けられたサセブタ（２）を
自公転させたり、ガスの流れをスムーズにする為に反応
室（１）内の形状を工夫したりしてシリコンウェハ（４
）上の反応の不均一性をなくす様にしている。
０２の膜の厚さを均一に成長させることが最も重要で、
上述の如く試料台（３）が設けられたサセブタ（２）を
自公転させたり、ガスの流れをスムーズにする為に反応
室（１）内の形状を工夫したりしてシリコンウェハ（４
）上の反応の不均一性をなくす様にしている。
然しながら斯る従来のＣＶＤ装置に於いてはシリコンウ
ェハ（４）の径が大きくなるに従い、又半導体装置の製
作上の理由からシリコンウェハ（４）の厚さが薄くなる
に従って、更には気相成長させる膜の厚さが厚くなるに
従ってシリコンウェハ（４）内の成長膜の厚さの均一性
が悪化する現象があった。
ェハ（４）の径が大きくなるに従い、又半導体装置の製
作上の理由からシリコンウェハ（４）の厚さが薄くなる
に従って、更には気相成長させる膜の厚さが厚くなるに
従ってシリコンウェハ（４）内の成長膜の厚さの均一性
が悪化する現象があった。
例えば３インチ径３００ｕ ｔｓ厚のシリコンウェハ（
４）に気相成長させる５ｔ０２の厚さの目標値が１．０
μ−のとき中心部と周辺部との厚さのバラツキが±３．
２％であり、又この目標値が２．０μ肩のときは±８．
３％のバラツキがあった。
４）に気相成長させる５ｔ０２の厚さの目標値が１．０
μ−のとき中心部と周辺部との厚さのバラツキが±３．
２％であり、又この目標値が２．０μ肩のときは±８．
３％のバラツキがあった。
この現象につき本発明者は種々研究したところ第３図に
示す如くシリコンウェハ（引上に成長するＳ ｉ０２の
ＣＶＤ膜が自ら内部応力をもちながら成長する為にこの
シリコンウェハ（４）を変形させシリコンウェハ（４）
内の場所によって事実上温度差が生じる為であることが
わかった。即ち第３図Ａは試料台（３）に載せる前のシ
リコンウェハ（４）を示し、このシリコンウェハ（４）
は平坦であるが、このシリコンウェハ（４）をＣＶＤ装
置の試料台（３）に載せたときは第３図Ｂに示す如く、
このシリコンウェハ（４）の裏面に急激に熱が加わる為
熱膨張によって瞬間的にそり、その後このシリコンウェ
ハ（４）の全体に熱が加わり、このシリコンウェハ（４
）の全体が略一定となったときにはこのシリコンウェハ
（４）は第３図Ｃに示す如く平坦にもどる。ＣＶＤのス
タート時はシリコンウェハ（４）は第３図Ｃに示す如く
平坦であり、このシリコンウェハ（４）の全体の温度は
略均−である。このＣＶＤの途中に於いては第３図り及
びＥに示す如＜５ｉＯｚ膜（１０）が成長するに従って
この５ｉ０２膜（１０）の応力によりシリコンウェハ（
４）が徐々にそってくる。この為シリコンウェハ（４）
の周辺は試料台（３）より持ち上がり、この周辺の温度
が下がり、この周辺の５ｔ（ｈ膜（１０）の成長速度が
中心部より低下するのでこの５ｉＯＪ！ｌ （１０）の
厚さの均一性が悪化するのである。このシリコンウェハ
（４１（７）上ニＣＶ Ｄニより所定厚の５ｉ０２膜（
１０）を成長させその後これを取り出したときは第３図
Ｆに示す如＜ＳｔＯ熱膨張係数が５ｉ０２の熱膨張係数
より大きいので若干このそりがもどる。
示す如くシリコンウェハ（引上に成長するＳ ｉ０２の
ＣＶＤ膜が自ら内部応力をもちながら成長する為にこの
シリコンウェハ（４）を変形させシリコンウェハ（４）
内の場所によって事実上温度差が生じる為であることが
わかった。即ち第３図Ａは試料台（３）に載せる前のシ
リコンウェハ（４）を示し、このシリコンウェハ（４）
は平坦であるが、このシリコンウェハ（４）をＣＶＤ装
置の試料台（３）に載せたときは第３図Ｂに示す如く、
このシリコンウェハ（４）の裏面に急激に熱が加わる為
熱膨張によって瞬間的にそり、その後このシリコンウェ
ハ（４）の全体に熱が加わり、このシリコンウェハ（４
）の全体が略一定となったときにはこのシリコンウェハ
（４）は第３図Ｃに示す如く平坦にもどる。ＣＶＤのス
タート時はシリコンウェハ（４）は第３図Ｃに示す如く
平坦であり、このシリコンウェハ（４）の全体の温度は
略均−である。このＣＶＤの途中に於いては第３図り及
びＥに示す如＜５ｉＯｚ膜（１０）が成長するに従って
この５ｉ０２膜（１０）の応力によりシリコンウェハ（
４）が徐々にそってくる。この為シリコンウェハ（４）
の周辺は試料台（３）より持ち上がり、この周辺の温度
が下がり、この周辺の５ｔ（ｈ膜（１０）の成長速度が
中心部より低下するのでこの５ｉＯＪ！ｌ （１０）の
厚さの均一性が悪化するのである。このシリコンウェハ
（４１（７）上ニＣＶ Ｄニより所定厚の５ｉ０２膜（
１０）を成長させその後これを取り出したときは第３図
Ｆに示す如＜ＳｔＯ熱膨張係数が５ｉ０２の熱膨張係数
より大きいので若干このそりがもどる。
又シリコンウェハ（４）の上に５ｉｘＮ＋の膜を形成す
るときはＳｉ３Ｎ＋の熱膨張係数がＳｉの熱膨張係数よ
り大であり、この５ｉｉ８４ＩＱをＣＶＤ法によりシリ
コンウェハ（４）上に形成する途中に於いては第３図り
及びＥに示す場合とは逆にそり、シリコンウェハ（４）
の中心部が試料台（３）より持ち上がり、この部分の温
度が周辺の温度より上がり、中心部のＳｉ３Ｎ４膜の成
長速度が周辺部より低下し、この５ｔ３Ｎ＋ｌ’Ｊの厚
さの均一性が悪化する。歯先にエピタキシャル方法にお
いては、ウェハの元々の変形（サセプタとの接触不均等
）による熱の集中によるそり、あるいはエピタキシャル
中の熱による変形を防止するため（結晶欠陥を減らすた
め）にサセプタを凹曲面状にしたものが開示されている
（特開昭５０−１２９７１号公報）が、半導体ウェハ上
に材質の異なる薄膜を均一に形成するものについては開
示されていない。
るときはＳｉ３Ｎ＋の熱膨張係数がＳｉの熱膨張係数よ
り大であり、この５ｉｉ８４ＩＱをＣＶＤ法によりシリ
コンウェハ（４）上に形成する途中に於いては第３図り
及びＥに示す場合とは逆にそり、シリコンウェハ（４）
の中心部が試料台（３）より持ち上がり、この部分の温
度が周辺の温度より上がり、中心部のＳｉ３Ｎ４膜の成
長速度が周辺部より低下し、この５ｔ３Ｎ＋ｌ’Ｊの厚
さの均一性が悪化する。歯先にエピタキシャル方法にお
いては、ウェハの元々の変形（サセプタとの接触不均等
）による熱の集中によるそり、あるいはエピタキシャル
中の熱による変形を防止するため（結晶欠陥を減らすた
め）にサセプタを凹曲面状にしたものが開示されている
（特開昭５０−１２９７１号公報）が、半導体ウェハ上
に材質の異なる薄膜を均一に形成するものについては開
示されていない。
発明の目的
本発明は斯る点に鑑み半導体ウェハ上にＣＶＤ法により
形成するＷＪＩ！２！の厚さを均一にすることを目的と
する。
形成するＷＪＩ！２！の厚さを均一にすることを目的と
する。
発明の概要
本発明は化学的気相成長法により、試料台に載置した半
導体ウェハ上に材質の異なる薄膜を形成する半導体装置
の製造方法においてこの試料台の表面をこの薄膜によっ
て生じるこの半導体ウェハのそりに対応する凹状又は凸
状として半導体ウェハ上にＣＶＤ法により形成する薄膜
の厚さを均一にする様にしたものである。
導体ウェハ上に材質の異なる薄膜を形成する半導体装置
の製造方法においてこの試料台の表面をこの薄膜によっ
て生じるこの半導体ウェハのそりに対応する凹状又は凸
状として半導体ウェハ上にＣＶＤ法により形成する薄膜
の厚さを均一にする様にしたものである。
実施例
以下第４図及び第５図を参照しながら本発明半導体装置
の製造方法の一実施例につき説明しよう。
の製造方法の一実施例につき説明しよう。
この第４図及び第５図はシリコンウェハ（４）上に５ｉ
０２膜（１０）をＣＶＤにより形成する場合の例である
。この第４図及び第５図に於いて第１図、第２図及び第
３図に対応する部分には同一符号を付し、その詳細説明
を省略する。
０２膜（１０）をＣＶＤにより形成する場合の例である
。この第４図及び第５図に於いて第１図、第２図及び第
３図に対応する部分には同一符号を付し、その詳細説明
を省略する。
本例に於いては、第１図に示す如きＣＶＬ）装置のサセ
プタの試料台（３）の形状を球面凹状とする。
プタの試料台（３）の形状を球面凹状とする。
この場合球面凹状の曲率はシリコンウェハ（４）に所望
厚の５ｉ（ｈｌｌＪ （１０）をＣＶＬ）法により形成
したときのそり量により決定する。このそり量δはＣＶ
Ｄ１模の応力の大きさ６ｆ （ｄｙｎｅ／ｃＩ１１）
、シリコンウェハの厚さｔｓ、半径ρ、ＣＶ Ｄ ｉｌ
ｌ厚ｔｆと関係があり、この関係は である。ここでＥはシリコンのヤング率、ｒはシリコン
のポアソン比である。
厚の５ｉ（ｈｌｌＪ （１０）をＣＶＬ）法により形成
したときのそり量により決定する。このそり量δはＣＶ
Ｄ１模の応力の大きさ６ｆ （ｄｙｎｅ／ｃＩ１１）
、シリコンウェハの厚さｔｓ、半径ρ、ＣＶ Ｄ ｉｌ
ｌ厚ｔｆと関係があり、この関係は である。ここでＥはシリコンのヤング率、ｒはシリコン
のポアソン比である。
本例ではこの試料台（３）の曲率をこの（１）式を使用
し、予め５ｉ０２１１１Ｎ （１０）の成長時のそり量
を予想して、この成長途中におけるシリコンウェハ（４
）に均一に温度がかかる様に考慮する。
し、予め５ｉ０２１１１Ｎ （１０）の成長時のそり量
を予想して、この成長途中におけるシリコンウェハ（４
）に均一に温度がかかる様に考慮する。
例えば径が３インチ、厚さが２００μｍのシリコンウェ
ハ（４）上にＩ Ｘ １０’ ｄｙｎｅ／−の引張り応
力のＳｉＯ２膜（１０）をＣＶＤさせた場合シリコンウ
ェハ（４）の周辺のそり量δは約１７μｍであると予想
出来る為、この試料台（３）の凹球面の曲率を２５ｍＲ
程度とする。
ハ（４）上にＩ Ｘ １０’ ｄｙｎｅ／−の引張り応
力のＳｉＯ２膜（１０）をＣＶＤさせた場合シリコンウ
ェハ（４）の周辺のそり量δは約１７μｍであると予想
出来る為、この試料台（３）の凹球面の曲率を２５ｍＲ
程度とする。
そめ他は第１図及び第２図と同様に構成する。
本例に於いてシリコンウェハ（４）上にｓｔ０２Ｍ （
１０）をＣＶＤするときに、ＣＶＤ前は第４図に示す如
く、シリコンウェハ（４）と試料台（３）とはその周辺
に於いて接触しているだけであるが、ＣＶＤの途中に於
いてはこのシリコンウェハ（４）は５ｔＯ２１１ｉ （
１０）の引張り応力によりそりを生じ第５図に示す如く
、このシリコンウェハ（４）は略々試料台（３）の表面
の凹球面形状に沿うことになり、このシリコンウェハ（
４）の温度を全体に亘って略均−とすることができ、５
ｉ０２１５１ｆの化学的気相成長速度を全体に亘って均
一とすることができ、シリコンウェハ（４）上の気相成
長膜（１０）の厚さを全体に亘って均一にすることがで
きる。例えば３インチ径、２００μｍ厚のシリコンウェ
ハ（４）に化学的気相成長させる５ｉＯＪ’Ａ （１０
）の厚さの目標値が１．０μｍのとき中心部と周辺部と
の厚さのバラツキが±０．２７％と極めて小さく、又こ
の目標値が２．０μｍのときのこのバラツキは±１．７
７％であり極めて小さく略均−厚な化学的気相成長膜（
１０）を得ることができた。
１０）をＣＶＤするときに、ＣＶＤ前は第４図に示す如
く、シリコンウェハ（４）と試料台（３）とはその周辺
に於いて接触しているだけであるが、ＣＶＤの途中に於
いてはこのシリコンウェハ（４）は５ｔＯ２１１ｉ （
１０）の引張り応力によりそりを生じ第５図に示す如く
、このシリコンウェハ（４）は略々試料台（３）の表面
の凹球面形状に沿うことになり、このシリコンウェハ（
４）の温度を全体に亘って略均−とすることができ、５
ｉ０２１５１ｆの化学的気相成長速度を全体に亘って均
一とすることができ、シリコンウェハ（４）上の気相成
長膜（１０）の厚さを全体に亘って均一にすることがで
きる。例えば３インチ径、２００μｍ厚のシリコンウェ
ハ（４）に化学的気相成長させる５ｉＯＪ’Ａ （１０
）の厚さの目標値が１．０μｍのとき中心部と周辺部と
の厚さのバラツキが±０．２７％と極めて小さく、又こ
の目標値が２．０μｍのときのこのバラツキは±１．７
７％であり極めて小さく略均−厚な化学的気相成長膜（
１０）を得ることができた。
又シリコンウェハ（４）上にＳｔ（ｈＭＱ （１０）等
を化学的気相成長させる場合はこの試料台（３）の形状
を式（１１を考慮しながら第６図、第７図、第８図及び
第９図の如くしても１、上述と同様の作用効果が得られ
る。即ち第６図はこの試料台（３）の形状を凹円錐形と
し、第７図はこの試料台（３）の形状を凹円錐台形とし
たものである。この第６図及び第７図に於いてこの試料
台（３）の形状を凹条角錐形及び凹条角錐台形としても
同様の作用効果が得られる。第８図及び第９図は試料台
（３）の形状を中央部が低くなる如き２段及び３段の段
差を持たせる様にしたものである。
を化学的気相成長させる場合はこの試料台（３）の形状
を式（１１を考慮しながら第６図、第７図、第８図及び
第９図の如くしても１、上述と同様の作用効果が得られ
る。即ち第６図はこの試料台（３）の形状を凹円錐形と
し、第７図はこの試料台（３）の形状を凹円錐台形とし
たものである。この第６図及び第７図に於いてこの試料
台（３）の形状を凹条角錐形及び凹条角錐台形としても
同様の作用効果が得られる。第８図及び第９図は試料台
（３）の形状を中央部が低くなる如き２段及び３段の段
差を持たせる様にしたものである。
又シリコンウェハ（４）上にＳｔの熱膨張係数が大なる
５Ｌ３Ｎ４の膜をＣＶＤ法により形成するときにはこの
Ｓｉ３Ｎ４の膜は圧縮応力となるので第１図及び第２図
に示す如きＣＶＤ装置に於いて試料台（３）の形状を第
１０図Ａ、１３に示す如く式＋１１を考慮した球面状と
する。この場合シリコンウェハ（４）上にＳｉ３Ｎ４膜
（１１）をＣＶＤするときにＣＶＤ前は第１０図Ａに示
す如くシリコンウェハ（４）と試料台（３）とはその中
心部が接触しているだけであるが、ＣＶＤの途中に於い
てはこのシリコンウェハ（４）はＳｉ３Ｎ４膜（１１）
の圧縮応力により、そりを生じ、第１０図Ｂに示す如く
、そのシリコンウェハ（４）は略試料台（３）の表面の
球面形状に沿うことになり、このシリコンウェハ（４）
の温度を全体に亘って略均−とすることができ、５ｉ３
Ｎ４１１ （１１）の化学的気相成長速度をシリコンウ
ェハ（４）の全体に亘って均一とすることができ、シリ
コンウェハ（４）上の気相成長膜（１１）の厚さを全体
に亘って均一にすることができる。
５Ｌ３Ｎ４の膜をＣＶＤ法により形成するときにはこの
Ｓｉ３Ｎ４の膜は圧縮応力となるので第１図及び第２図
に示す如きＣＶＤ装置に於いて試料台（３）の形状を第
１０図Ａ、１３に示す如く式＋１１を考慮した球面状と
する。この場合シリコンウェハ（４）上にＳｉ３Ｎ４膜
（１１）をＣＶＤするときにＣＶＤ前は第１０図Ａに示
す如くシリコンウェハ（４）と試料台（３）とはその中
心部が接触しているだけであるが、ＣＶＤの途中に於い
てはこのシリコンウェハ（４）はＳｉ３Ｎ４膜（１１）
の圧縮応力により、そりを生じ、第１０図Ｂに示す如く
、そのシリコンウェハ（４）は略試料台（３）の表面の
球面形状に沿うことになり、このシリコンウェハ（４）
の温度を全体に亘って略均−とすることができ、５ｉ３
Ｎ４１１ （１１）の化学的気相成長速度をシリコンウ
ェハ（４）の全体に亘って均一とすることができ、シリ
コンウェハ（４）上の気相成長膜（１１）の厚さを全体
に亘って均一にすることができる。
又シリコンウェハ（４）上に上述の如（Ｓｉ３Ｎ＋等を
化学的気相成長させる場合はこの試料台（３）の形状を
式（１）を考慮しなか、ら第１１図、第１２図、第１３
図及び第１４図の如くしても上述と同様の作用効果が得
られる。即ち第１１図はこの試料台（３）の形状を円錐
形とし、第１２図はこの試料台（３）の形状を円錐台形
としたものである。この第１１図及び第１２図に於いて
この試料台（３）の形状を多角錐形及び多角錐台形とし
ても同様の作用効果が得られる。第１３図及び第１４図
は試料台（３）の形状を中央部が高くなる如き２段及び
３段の段差形としたものである。
化学的気相成長させる場合はこの試料台（３）の形状を
式（１）を考慮しなか、ら第１１図、第１２図、第１３
図及び第１４図の如くしても上述と同様の作用効果が得
られる。即ち第１１図はこの試料台（３）の形状を円錐
形とし、第１２図はこの試料台（３）の形状を円錐台形
としたものである。この第１１図及び第１２図に於いて
この試料台（３）の形状を多角錐形及び多角錐台形とし
ても同様の作用効果が得られる。第１３図及び第１４図
は試料台（３）の形状を中央部が高くなる如き２段及び
３段の段差形としたものである。
尚、上述実施例ではシリコンウェハ上にＣＶＤ膜を形成
する場合につき述べたがシリコンウェハの代りにその他
の半導体ウェハが使用できることは勿論である。又本発
明は上述実施例に限ることな（本発明の要旨を逸脱する
ことなくその他種々の構成が取り得ることば勿論である
。
する場合につき述べたがシリコンウェハの代りにその他
の半導体ウェハが使用できることは勿論である。又本発
明は上述実施例に限ることな（本発明の要旨を逸脱する
ことなくその他種々の構成が取り得ることば勿論である
。
発明の効果
本発明に依れば半導体ウェハ上にＣＶＩ）法により形成
するｉ ＩＩＱの厚さを全体に亘って均一にすることが
できる。
するｉ ＩＩＱの厚さを全体に亘って均一にすることが
できる。
第１図は半導体装置の製造装置の例を示す断面図、第２
図は第１図の要部の例を示す平面図、第３図は本発明の
説明に供する断面図、第４図及び第５図は本発明半導体
装置の製造方法の一実施例の説明に供する断面図、第６
図〜第１４図は夫々本発明の他の実施例の要部の説明に
供する断面図である。 （１）は反応室、（２）はサセプタ、（３）は試料台、
（４）はシリコンウェハ、（１０）は５ｉ０２膜、（１
１）はＳｉ３Ｎ４秋である。
図は第１図の要部の例を示す平面図、第３図は本発明の
説明に供する断面図、第４図及び第５図は本発明半導体
装置の製造方法の一実施例の説明に供する断面図、第６
図〜第１４図は夫々本発明の他の実施例の要部の説明に
供する断面図である。 （１）は反応室、（２）はサセプタ、（３）は試料台、
（４）はシリコンウェハ、（１０）は５ｉ０２膜、（１
１）はＳｉ３Ｎ４秋である。
Claims (1)
- 【特許請求の範囲】 化学的気相成長法により、試料台に載置した半導体ウ
ェハ上に材質の異なる薄膜を形成する半導体装置の製造
方法において、 上記試料台の表面を上記薄膜によって生じる上記半導体
ウェハのそりに対応する凹状又は凸状として上記薄膜の
膜厚を均一にすることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8955887A JPS62247533A (ja) | 1987-04-10 | 1987-04-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8955887A JPS62247533A (ja) | 1987-04-10 | 1987-04-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62247533A true JPS62247533A (ja) | 1987-10-28 |
Family
ID=13974150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8955887A Pending JPS62247533A (ja) | 1987-04-10 | 1987-04-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62247533A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012222284A (ja) * | 2011-04-13 | 2012-11-12 | Ibiden Co Ltd | エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法 |
-
1987
- 1987-04-10 JP JP8955887A patent/JPS62247533A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012222284A (ja) * | 2011-04-13 | 2012-11-12 | Ibiden Co Ltd | エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100241207B1 (ko) | 서셉터와 열처리장치 및 열처리방법 | |
| JP3234617B2 (ja) | 熱処理装置用基板支持具 | |
| JP4759073B2 (ja) | 基板支持体、基板処理装置、基板処理方法および半導体装置の製造方法 | |
| US20050016470A1 (en) | Susceptor and deposition apparatus including the same | |
| KR101077324B1 (ko) | 에피택셜 코팅 실리콘 웨이퍼의 제조 방법 | |
| JP5232719B2 (ja) | エピタキシャル被覆された半導体ウェハの製造方法 | |
| JP3004846B2 (ja) | 気相成長装置用サセプタ | |
| US6099650A (en) | Structure and method for reducing slip in semiconductor wafers | |
| JP2004200436A (ja) | サセプタ及びその製造方法 | |
| JPS62247533A (ja) | 半導体装置の製造方法 | |
| JP4196542B2 (ja) | 気相成長用サセプタ及びこれを用いた気相成長方法 | |
| JPH0758029A (ja) | サセプタ | |
| JPH0268922A (ja) | 気相成長用サセプタ | |
| TWI791276B (zh) | 在基材上沉積矽鍺層的方法 | |
| JP3230162B2 (ja) | 気相成長装置 | |
| JPH02174114A (ja) | サセプタ | |
| JP6841359B1 (ja) | シリコンエピタキシャルウェーハ製造用サセプタの製造方法及びシリコンエピタキシャルウェーハの製造方法 | |
| JPH1041235A (ja) | 半導体装置の製造装置 | |
| JP4105640B2 (ja) | 熱処理方法 | |
| JP2002261023A (ja) | エピタキシャルウェーハの製造方法 | |
| JPH04199614A (ja) | 縦型気相成長用サセプター | |
| JPS61214515A (ja) | 半導体基板用サセプタ | |
| JPH0758035A (ja) | 半導体基板用熱処理治具 | |
| JPH04162615A (ja) | 半導体製造装置 | |
| JPH11102903A (ja) | 薄膜形成方法および薄膜形成装置ならびに半導体装置の製造方法 |