JPS6224679A - 半導体レ−ザおよびその製造方法 - Google Patents
半導体レ−ザおよびその製造方法Info
- Publication number
- JPS6224679A JPS6224679A JP27150984A JP27150984A JPS6224679A JP S6224679 A JPS6224679 A JP S6224679A JP 27150984 A JP27150984 A JP 27150984A JP 27150984 A JP27150984 A JP 27150984A JP S6224679 A JPS6224679 A JP S6224679A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- conductivity type
- growth
- layer made
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、２回のＭＢＥ成長工程を必要とするＡｌＧ
ａＡｓ系ダブルへテロ接合構造の半導体レーザおよびそ
の製造方法に関する。
ａＡｓ系ダブルへテロ接合構造の半導体レーザおよびそ
の製造方法に関する。
（ロ）従来技術
２回のＭＢＥ成長工程を必要とする構造の半導体レーザ
を製造する方法を以下説明すると共にその問題点を指摘
する。
を製造する方法を以下説明すると共にその問題点を指摘
する。
まず、１回目のＭＢＥ成長工程で第１成長層を基板の表
面に積層した後、Ｍ Ｂ Ｅ装置から基板を取り出し、
エツチング工程にて第１上部クラッド層まで達するスト
ライプ溝を形成する。このエツチング工程を行ったこと
に伴い、前記エツチングした部分に酸化物等の不純物が
直接付着するから、この不純物を所定の方法にて蒸発さ
せる。しかる後、２回目のＭＢＥ成長工程で第２成長層
を積層させる。
面に積層した後、Ｍ Ｂ Ｅ装置から基板を取り出し、
エツチング工程にて第１上部クラッド層まで達するスト
ライプ溝を形成する。このエツチング工程を行ったこと
に伴い、前記エツチングした部分に酸化物等の不純物が
直接付着するから、この不純物を所定の方法にて蒸発さ
せる。しかる後、２回目のＭＢＥ成長工程で第２成長層
を積層させる。
しかして、前記不純物を蒸発させる工程において、第１
上部クラッド層のＡ１組成が０．４以上の場合、前記不
純物は蒸発されにく（なる。そのため第２成長層の積層
状態が劣化し、この部分を電流が流れなくなるという問
題を生じる。一方第１上部クラッド層のＡ１組成を０．
４以下にすれば、第２成長層の積層状態は良好となる反
面、光閉じ込め効率が低下するという問題を生じる。
上部クラッド層のＡ１組成が０．４以上の場合、前記不
純物は蒸発されにく（なる。そのため第２成長層の積層
状態が劣化し、この部分を電流が流れなくなるという問
題を生じる。一方第１上部クラッド層のＡ１組成を０．
４以下にすれば、第２成長層の積層状態は良好となる反
面、光閉じ込め効率が低下するという問題を生じる。
（ハ）目的
第１の発明は、電気的性質および光学的性質を向上せし
める半導体レーザを提供することを目的としている。
める半導体レーザを提供することを目的としている。
第２の発明は、上記の如く特性を有する半導体レーザの
形状を再現性良くしかも容易に製造せしめると共に、製
造歩留りを向上しうる半導体レーザの製造方法を提供す
ることを目的としている。
形状を再現性良くしかも容易に製造せしめると共に、製
造歩留りを向上しうる半導体レーザの製造方法を提供す
ることを目的としている。
（ニ）構成
第１の発明に係る半導体レーザの特徴とする処は、一方
の導電型からなるＧａＡｓ基板の表面に順次積層された
１）ｉ７記基板と同導電型のＡｌＧａＡｓからなる下部
クラッド層と、Ａ ｌ ｘ Ｇａ １−ｘＡｓからなる
活性層と、前記基板と反対導電型のＡｌＧａＡｓからな
る第１上部クラッド層と、量ＴＦ−効果により前記活性
層と同等又はそれ以上のバンドギャップを持っ膜厚に設
定され且つ１１；ｊ記基板と反対導電型のＧａＡｓから
なる保護層と、前記保護層と反対導電型のＡ ｌ ｙ
Ｇａ ＋−ｖＡｓからなる電流制限層とで第１成長層を
構成し、前記保護層の表面が露出される深さで且つ基板
側に向かって幅狭となるテーパ面を有するスＩ・ライプ
ｌ、がをレーザ共振器波長に沿って前記第１成長層に形
成し、 前記ストライブ溝が形成された第１成長層の上部に前記
基板と反対導電型のＡｌＧａＡｓからなる第２上部クラ
ッド層と前記第２上部クラッド層と同導電型の高濃度Ｇ
ａＡｓからなるキャンプ層とで構成する第２成長層を積
層したことにある。
の導電型からなるＧａＡｓ基板の表面に順次積層された
１）ｉ７記基板と同導電型のＡｌＧａＡｓからなる下部
クラッド層と、Ａ ｌ ｘ Ｇａ １−ｘＡｓからなる
活性層と、前記基板と反対導電型のＡｌＧａＡｓからな
る第１上部クラッド層と、量ＴＦ−効果により前記活性
層と同等又はそれ以上のバンドギャップを持っ膜厚に設
定され且つ１１；ｊ記基板と反対導電型のＧａＡｓから
なる保護層と、前記保護層と反対導電型のＡ ｌ ｙ
Ｇａ ＋−ｖＡｓからなる電流制限層とで第１成長層を
構成し、前記保護層の表面が露出される深さで且つ基板
側に向かって幅狭となるテーパ面を有するスＩ・ライプ
ｌ、がをレーザ共振器波長に沿って前記第１成長層に形
成し、 前記ストライブ溝が形成された第１成長層の上部に前記
基板と反対導電型のＡｌＧａＡｓからなる第２上部クラ
ッド層と前記第２上部クラッド層と同導電型の高濃度Ｇ
ａＡｓからなるキャンプ層とで構成する第２成長層を積
層したことにある。
第２の発明に係る半導体レーザの製造方法の特徴とする
処は、一方の導電型のＧａＡｓから・なる基板の表面に
、前記基板と同導電型のＡｌＧａＡｓ下部クラッド層と
、へ＋Ｘｃａｌ−ＸへＳからなる活性層と、前記基板と
反対導電型のＡｌＧａＡｓからなる第１上部クラッド層
と、量子効果により前記活性層と同等又はそれ以上・の
バンドギャップを持つ膜厚に設定され甘つ前記基板と反
対導電型のＧａＡｓからなる保護層と、前記保護層と反
対導電型のＡ ］ ｙ Ｇａ （−ｙＡｓからなる電流
制限層とで構成される第１成長層を積ｊ□□□する第１
の成長工程と、 前記電流制限層のみを選択的にエツチングする溶液でも
って前記電流制限層を選択エツチングすることにより、
前記保護層の表面が露出される深さで且つ基板側に向か
って幅狭となるテーパ面を有するストライプ溝を形成す
るエツチング工程と、前記ストライプ溝が形成された第
１成長層に砒素分子線を当てながら該基板を加熱するこ
とにより、前記エツチング工程によって付着した不純物
を蒸発させるサーマルクリーニング工程と、前記サーマ
ルクリーニングされた第１成長層の上部に前記基板と反
対導電型のＡｌＧａＡｓからなる第２上部クラッド層と
前記第２上部クラッド層と同導電型の高濃度ＧａＡｓか
らなるキャップ層とで構成される第２成長層を積層する
第２の成長工程とを具備したことにある。
処は、一方の導電型のＧａＡｓから・なる基板の表面に
、前記基板と同導電型のＡｌＧａＡｓ下部クラッド層と
、へ＋Ｘｃａｌ−ＸへＳからなる活性層と、前記基板と
反対導電型のＡｌＧａＡｓからなる第１上部クラッド層
と、量子効果により前記活性層と同等又はそれ以上・の
バンドギャップを持つ膜厚に設定され甘つ前記基板と反
対導電型のＧａＡｓからなる保護層と、前記保護層と反
対導電型のＡ ］ ｙ Ｇａ （−ｙＡｓからなる電流
制限層とで構成される第１成長層を積ｊ□□□する第１
の成長工程と、 前記電流制限層のみを選択的にエツチングする溶液でも
って前記電流制限層を選択エツチングすることにより、
前記保護層の表面が露出される深さで且つ基板側に向か
って幅狭となるテーパ面を有するストライプ溝を形成す
るエツチング工程と、前記ストライプ溝が形成された第
１成長層に砒素分子線を当てながら該基板を加熱するこ
とにより、前記エツチング工程によって付着した不純物
を蒸発させるサーマルクリーニング工程と、前記サーマ
ルクリーニングされた第１成長層の上部に前記基板と反
対導電型のＡｌＧａＡｓからなる第２上部クラッド層と
前記第２上部クラッド層と同導電型の高濃度ＧａＡｓか
らなるキャップ層とで構成される第２成長層を積層する
第２の成長工程とを具備したことにある。
（ポ）実施例
箪土勿衾所
第１図は第１の発明に係る半導体レーザの一実施例を示
す斜視図である。同図において、１は半導体レーザであ
り、１ａ、１ｂはファブリペロ−反射面を示している。
す斜視図である。同図において、１は半導体レーザであ
り、１ａ、１ｂはファブリペロ−反射面を示している。
１０は・Ｎ型ＧａＡｓからなる基板、２１はＮ型Ａｌ
ｘ Ｇａ１−ｘＡｓ （Ａ １組成ｘ ＝０．５５）か
らなる下部クラッド層と、２２はＡＩ Ｘ Ｇａ１−ｘ
Ａｓ （Ａ １組成Ｘ＝ ０．１２）からなる活性層と
、２３はＰ型Ａ １ ｘ Ｇａ １−ｘＡｓ（ＡＩ組組
成−０，５５）からなる第１上部クラッド層、２４はＰ
型ＧａＡｓからなる保護層、２５はＮ型ＧａＡｓからな
る電流制限層、４１はＰ型へＩ ｙ Ｇａ１−ｖＡｓ
（Ａ １組成Ｙ ＝０．５５）からなる第２上部クラッ
ド層、４２はＰ中型ＧａＡｓからなるキャップ層、５０
はＰ型電極、５１はＮ電極をそれぞれ示している。なお
前記保護層２４は、量子効果により活性層２２と同等又
はそれ以上のバンドギャップを持つ膜厚に設定されてい
る。
ｘ Ｇａ１−ｘＡｓ （Ａ １組成ｘ ＝０．５５）か
らなる下部クラッド層と、２２はＡＩ Ｘ Ｇａ１−ｘ
Ａｓ （Ａ １組成Ｘ＝ ０．１２）からなる活性層と
、２３はＰ型Ａ １ ｘ Ｇａ １−ｘＡｓ（ＡＩ組組
成−０，５５）からなる第１上部クラッド層、２４はＰ
型ＧａＡｓからなる保護層、２５はＮ型ＧａＡｓからな
る電流制限層、４１はＰ型へＩ ｙ Ｇａ１−ｖＡｓ
（Ａ １組成Ｙ ＝０．５５）からなる第２上部クラッ
ド層、４２はＰ中型ＧａＡｓからなるキャップ層、５０
はＰ型電極、５１はＮ電極をそれぞれ示している。なお
前記保護層２４は、量子効果により活性層２２と同等又
はそれ以上のバンドギャップを持つ膜厚に設定されてい
る。
詳しくは、前記下部クラッド層２１と活性層２２と第１
上部クラッド層２３と保護層２４と電流制限層２５とで
第１成長層２０が構成されている。この第１成長層２０
には、保護層２４の表面が露出される深さで且つ基板１
０側に向かって幅狭となるテーパ面３１を有するストラ
イプ溝３０が半導体レーザ１のレーザ共振器波長に沿っ
て形成されている。そして前記第２上部クラッド層４１
とキャンプ層４２とで第２成長層４０が構成されている
。この第２成長層４０は、前記ストライプ溝３０の形状
に対応して陥没する形状で第１成長層２０の上部に積層
されている。
上部クラッド層２３と保護層２４と電流制限層２５とで
第１成長層２０が構成されている。この第１成長層２０
には、保護層２４の表面が露出される深さで且つ基板１
０側に向かって幅狭となるテーパ面３１を有するストラ
イプ溝３０が半導体レーザ１のレーザ共振器波長に沿っ
て形成されている。そして前記第２上部クラッド層４１
とキャンプ層４２とで第２成長層４０が構成されている
。この第２成長層４０は、前記ストライプ溝３０の形状
に対応して陥没する形状で第１成長層２０の上部に積層
されている。
しかして、上記の如き半導体レーザ１のストライプ溝３
０の中央のバンド構造は第２図のようになる。第２図に
おいてＡは伝導帯、Ｂは禁止帯、Ｃは価電子帯をそれぞ
れ示しており、同図によれば、量子効果により保護層２
４のバンドギャップは活性層２２よりも広くなっている
ことがわかる。
０の中央のバンド構造は第２図のようになる。第２図に
おいてＡは伝導帯、Ｂは禁止帯、Ｃは価電子帯をそれぞ
れ示しており、同図によれば、量子効果により保護層２
４のバンドギャップは活性層２２よりも広くなっている
ことがわかる。
込主■衾肌
第３図は第２の発明に係る半導体レーザの製造方法を説
明するだめの参考図であり、以下同図を参考に説明する
。
明するだめの参考図であり、以下同図を参考に説明する
。
（ａｌ 図示しないＭＢＥ装置内に装着した基板１０
を所定の方法にて加熱する。蒸発源にそれぞれ収納され
た原料物質や不純物を分子線の形で蒸発させる。この原
料等を図示しない質量分析計でモニターし、図示しない
コンピュータで蒸発源の温度やシャッタを制御すること
により、第１成長ＪＷ２０を積層させる（第１の成長工
程）。なお、保護層２４の膜厚は３０〜４０人程度に程
度されているものとする。
を所定の方法にて加熱する。蒸発源にそれぞれ収納され
た原料物質や不純物を分子線の形で蒸発させる。この原
料等を図示しない質量分析計でモニターし、図示しない
コンピュータで蒸発源の温度やシャッタを制御すること
により、第１成長ＪＷ２０を積層させる（第１の成長工
程）。なお、保護層２４の膜厚は３０〜４０人程度に程
度されているものとする。
ｆｂ） 前記第１成長層２０が積層された基板１０／
！ｃＭＢＥ装置から外部に取り出した後、基板１０の裏
面をラッピングする。次に、ストライプ溝を形成すべき
部分以外の電流制御服層２５をホトレジスト６０で覆う
。このホトレジスト６０をマスクにした基板ＩＯを電流
制限層２５のみを選択的にエツチングする溶液に浸漬し
て電流制限層２５を選択エツチングすることにより、保
護層２４の表面が露出される深さで且つ基板側に向かっ
て幅狭となるテーパ面を有するストライプ溝３０を第１
成長層２０に形成する（エンチング工程）。前記溶液は
、１＋ ２−Ｄｉｈｙｄｒｏｘｙｂｅｎｚｅｎｅ−３ｒ
５−ｄｉｓｕｌｆｏｎｉｃ ａｃｉｄ、２Ｎａ ５ａｌ
ｔを主成分とする０、１・Ｍｌ：を度の水溶液であり、
ハロゲンランプ等の光照射下で使用される。但し、前記
溶液では、Ｎ型の電流制限層２５のみエツチングするも
のである。
！ｃＭＢＥ装置から外部に取り出した後、基板１０の裏
面をラッピングする。次に、ストライプ溝を形成すべき
部分以外の電流制御服層２５をホトレジスト６０で覆う
。このホトレジスト６０をマスクにした基板ＩＯを電流
制限層２５のみを選択的にエツチングする溶液に浸漬し
て電流制限層２５を選択エツチングすることにより、保
護層２４の表面が露出される深さで且つ基板側に向かっ
て幅狭となるテーパ面を有するストライプ溝３０を第１
成長層２０に形成する（エンチング工程）。前記溶液は
、１＋ ２−Ｄｉｈｙｄｒｏｘｙｂｅｎｚｅｎｅ−３ｒ
５−ｄｉｓｕｌｆｏｎｉｃ ａｃｉｄ、２Ｎａ ５ａｌ
ｔを主成分とする０、１・Ｍｌ：を度の水溶液であり、
ハロゲンランプ等の光照射下で使用される。但し、前記
溶液では、Ｎ型の電流制限層２５のみエツチングするも
のである。
ｔｃ＋ 前記ホトレジスト６０を除去した基板１０を
有機洗浄する。その後、前記基板１０を再度ＭＢＥ装置
内に装着する。ここで、基板１０に砒素分子線を当てな
がら基板１０を加熱することにより、エツチング工程に
おいて付着した酸化物等の不純物を蒸発させる（サーマ
ルクリーニング工程）。但し、前記加熱温度および時間
はＧａＡｓからなる保護層２４が蒸発しないような条件
とする。
有機洗浄する。その後、前記基板１０を再度ＭＢＥ装置
内に装着する。ここで、基板１０に砒素分子線を当てな
がら基板１０を加熱することにより、エツチング工程に
おいて付着した酸化物等の不純物を蒸発させる（サーマ
ルクリーニング工程）。但し、前記加熱温度および時間
はＧａＡｓからなる保護層２４が蒸発しないような条件
とする。
ｆｄｌ （Ｃ）工程の状態で基板１０の温度を約６０
０℃にして、（ａｌ工程と同様の方法にて第２成長層４
０を第１成長層２０の上部に積層する（第２の成長工程
）。
０℃にして、（ａｌ工程と同様の方法にて第２成長層４
０を第１成長層２０の上部に積層する（第２の成長工程
）。
以下、通常の半導体レーザの製造方法と同様にしてＰ型
電極、Ｎ型電極をそれぞれ形成する。
電極、Ｎ型電極をそれぞれ形成する。
しかして、基板の温度とＧａＡｓの蒸発速度との関係は
表１のようになる。
表１のようになる。
［表１］
即ち、表１に基づいてサーマルクリーニング工程の温度
および時間が設定される。
および時間が設定される。
なお、上記第１および第２の実施例において、Ａｌ ｘ
Ｇａ１−ｘＡｓおよび八ｌ ｙ Ｇａ１−ｙＡｓから
なる各層のＡ１組成をそれぞれ記しているが、適宜に変
更できることは勿論である。但し上記実施例のようなＡ
１組成の場合には下部クラッド層２１と第１上部クラッ
ド層２３との光閉じ込め効果によって活性層２２内にて
効率よく発光することができる。
Ｇａ１−ｘＡｓおよび八ｌ ｙ Ｇａ１−ｙＡｓから
なる各層のＡ１組成をそれぞれ記しているが、適宜に変
更できることは勿論である。但し上記実施例のようなＡ
１組成の場合には下部クラッド層２１と第１上部クラッ
ド層２３との光閉じ込め効果によって活性層２２内にて
効率よく発光することができる。
更に、上記実施例において全ての導電型を逆転すること
も可能である。この場合、電流制限層２５がＰ型になる
ため、上記実施例とエツチングする方法が異なる。そこ
で、Ｐ型の電流制限層２５を選択エツチングさせるには
上記実施例と同様の溶液内に陰極としての白金と陽極と
しての基板１０とをそれぞれ浸漬して前記溶液を電気反
応させることにより、前記基板ＩＱの電流制限層２５を
選択エツチングさせることが考えられる。
も可能である。この場合、電流制限層２５がＰ型になる
ため、上記実施例とエツチングする方法が異なる。そこ
で、Ｐ型の電流制限層２５を選択エツチングさせるには
上記実施例と同様の溶液内に陰極としての白金と陽極と
しての基板１０とをそれぞれ浸漬して前記溶液を電気反
応させることにより、前記基板ＩＱの電流制限層２５を
選択エツチングさせることが考えられる。
（へ）効果
第１の発明は、第１上部クラッド層と第２上部クラッド
層との間に介在させた保護層でもって量子効果をきかせ
、この保護層に活性層と同等又はそれ以上のバンドギャ
ップを持たせることができるので、半導体レーザの電気
的性質および光学的性質の向上を可能とした。
層との間に介在させた保護層でもって量子効果をきかせ
、この保護層に活性層と同等又はそれ以上のバンドギャ
ップを持たせることができるので、半導体レーザの電気
的性質および光学的性質の向上を可能とした。
第２の発明は上記詳説したように、エツチング工程で保
護層のみを選択的に残して、第１上部クラッド層にパシ
ベーション効果を持たせることにより、第１上部クラッ
ド層の表面に不純物を直接付着させず、比較的簡単なサ
ーマルクリーニングで前記不純物を蒸発させているから
、第１上部クラッド層のＡ１組成に関係なく第２成長層
の積層状態を良好にすることができる。即ち、この発明
によれば、上記の如く特性を有する半導体レーザの形状
を再現性良くしかも容易に製造することができる。その
結果、製造歩留りを向上させることができる。
護層のみを選択的に残して、第１上部クラッド層にパシ
ベーション効果を持たせることにより、第１上部クラッ
ド層の表面に不純物を直接付着させず、比較的簡単なサ
ーマルクリーニングで前記不純物を蒸発させているから
、第１上部クラッド層のＡ１組成に関係なく第２成長層
の積層状態を良好にすることができる。即ち、この発明
によれば、上記の如く特性を有する半導体レーザの形状
を再現性良くしかも容易に製造することができる。その
結果、製造歩留りを向上させることができる。
第１図は第１の発明に係る半導体レーザの一実施例を示
す斜視図、第２図は第１図に示す半導体レーザ１のバン
ド構造を示す説明図、第３図は第２の発明に係る半導体
レーザの製造方法の一実施例を説明するための参考図で
ある。 １０・・・基板、２０・・・第１成長層、２１・・・下
部クラッド層、２２・・・活性層、２３・・・第１上部
クラッド層、２４・・・保護層、２５・・・電流制限層
、３０・・・ストライプ溝、３１・・・テーパ面、４０
・・・第２成長層、・４１・・・第２上部クラッド層、
４２・・・キャップ層。 特許出願人 ローム株式会社 代理人 弁理士 大 西 孝 治 区 ａつ 壊 −− ｃ！、４コ 一ノ
−ノ第１図 第２図 手続補正書（方式） ％式％ 発明の名称 半導体レーザおよびその製造方法 補正をする者 事件との関係 特許出願人 住 所 京都市右京区西院溝崎町２１番地氏 名
ローム株式会社 代表者 佐藤研一部 、代理人 住 所 大阪市東区内本町橋詰町３６番地の１６、補
正により増加する発明の数 ０７、 ７ｉｌｉ正の対
象 ■明細書の「図面の簡単な説明ｊの欄 ３、補正の内容 ■明細書第１３項第１７行目の「参考図」を「図１に補
正する。
す斜視図、第２図は第１図に示す半導体レーザ１のバン
ド構造を示す説明図、第３図は第２の発明に係る半導体
レーザの製造方法の一実施例を説明するための参考図で
ある。 １０・・・基板、２０・・・第１成長層、２１・・・下
部クラッド層、２２・・・活性層、２３・・・第１上部
クラッド層、２４・・・保護層、２５・・・電流制限層
、３０・・・ストライプ溝、３１・・・テーパ面、４０
・・・第２成長層、・４１・・・第２上部クラッド層、
４２・・・キャップ層。 特許出願人 ローム株式会社 代理人 弁理士 大 西 孝 治 区 ａつ 壊 −− ｃ！、４コ 一ノ
−ノ第１図 第２図 手続補正書（方式） ％式％ 発明の名称 半導体レーザおよびその製造方法 補正をする者 事件との関係 特許出願人 住 所 京都市右京区西院溝崎町２１番地氏 名
ローム株式会社 代表者 佐藤研一部 、代理人 住 所 大阪市東区内本町橋詰町３６番地の１６、補
正により増加する発明の数 ０７、 ７ｉｌｉ正の対
象 ■明細書の「図面の簡単な説明ｊの欄 ３、補正の内容 ■明細書第１３項第１７行目の「参考図」を「図１に補
正する。
Claims (2)
- （１）一方の導電型からなるＧａＡｓ基板の表面に順次
積層された前記基板と同導電型のＡｌＧａＡｓからなる
下部クラッド層と、Ａｌ＿ｘＧａ＿１＿−＿ｘＡｓから
なる活性層と、前記基板と反対導電型のＡｌＧａＡｓか
らなる第１上部クラッド層と、量子効果により前記活性
層と同等又はそれ以上のバンドギャップを持つ膜厚に設
定され且つ前記基板と反対導電型のＧａＡｓからなる保
護層と、前記保護層と反対導電型のＡｌ＿ｙＧａ＿１＿
−＿ｙＡｓからなる電流制限層とで第１成長層を構成し
、前記保護層の表面が露出される深さで且つ基板側に向
かって幅狭となるテーパ面を有するストライプ溝をレー
ザ共振器波長に沿って前記第１成長層に形成し、 前記ストライプ溝が形成された第１成長層の上部に前記
基板と反対導電型のＡｌＧａＡｓからなる第２上部クラ
ッド層と前記第２上部クラッド層と同導電型の高濃度Ｇ
ａＡｓからなるキャップ層とで構成する第２成長層を積
層したことを特徴とする半導体レーザ。 - （２）一方の導電型のＧａＡｓからなる基板の表面に、
前記基板と同導電型のＡｌＧａＡｓ下部クラッド層と、
Ａｌ＿ｘＧａ＿１＿−＿ｘＡｓからなる活性層と、前記
基板と反対導電型のＡｌＧａＡｓからなる第１上部クラ
ッド層と、量子効果により前記活性層と同等又はそれ以
上のバンドギャップを持つ膜厚に設定され且つ前記基板
と反対導電型のＧａＡｓからなる保護層と、前記保護層
と反対導電型のＡｌ＿ｙＧａ＿ｌ＿−＿ｙＡｓからなる
電流制限層とで構成される第１成長層を積層する第１の
成長工程と、 前記電流制限層のみを選択的にエッチングする溶液でも
って前記電流制限層を選択エッチングすることにより、
前記保護層の表面が露出される深さで且つ基板側に向か
って幅狭となるテーパ面を有するストライプ溝を形成す
るエッチング工程と、前記ストライプ溝が形成された第
１成長層に砒素分子線を当てながら該基板を加熱するこ
とにより、前記エッチング工程によって付着した不純物
を蒸発させるサーマルクリーニング工程と、前記サーマ
ルクリーニングされた第１成長層の上部に前記基板と反
対導電型のＡｌＧａＡｓからなる第２上部クラッド層と
前記第２上部クラッド層と同導電型の高濃度ＧａＡｓか
らなるキャップ層とで構成される第２成長層を積層する
第２の成長工程とを具備したことを特徴とする半導体レ
ーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27150984A JPS6224679A (ja) | 1984-12-21 | 1984-12-21 | 半導体レ−ザおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27150984A JPS6224679A (ja) | 1984-12-21 | 1984-12-21 | 半導体レ−ザおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6224679A true JPS6224679A (ja) | 1987-02-02 |
| JPS64835B2 JPS64835B2 (ja) | 1989-01-09 |
Family
ID=17501054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27150984A Granted JPS6224679A (ja) | 1984-12-21 | 1984-12-21 | 半導体レ−ザおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6224679A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58206172A (ja) * | 1982-05-07 | 1983-12-01 | ウエスタ−ン・エレクトリツク・カムパニ−・インコ−ポレ−テツド | ３−５族半導体材料を基礎とした半導体デバイスの製造方法 |
| JPS60110188A (ja) * | 1983-11-18 | 1985-06-15 | Sharp Corp | 半導体レ−ザ素子 |
-
1984
- 1984-12-21 JP JP27150984A patent/JPS6224679A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58206172A (ja) * | 1982-05-07 | 1983-12-01 | ウエスタ−ン・エレクトリツク・カムパニ−・インコ−ポレ−テツド | ３−５族半導体材料を基礎とした半導体デバイスの製造方法 |
| JPS60110188A (ja) * | 1983-11-18 | 1985-06-15 | Sharp Corp | 半導体レ−ザ素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS64835B2 (ja) | 1989-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001196694A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS6224679A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPS63178574A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPH0137871B2 (ja) | ||
| JP2000022262A (ja) | 半導体レーザ装置 | |
| JPH0511677B2 (ja) | ||
| JPH0137870B2 (ja) | ||
| JPH0137873B2 (ja) | ||
| JPH0321091A (ja) | 面発光型半導体レーザ | |
| JPH08264906A (ja) | 半導体レーザおよびその製造方法 | |
| JPH0744307B2 (ja) | 半導体レーザの製造方法 | |
| JPH0519837B2 (ja) | ||
| JPS6244440B2 (ja) | ||
| JPS61163688A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPS6224680A (ja) | 半導体レーザの製造方法 | |
| JP2817515B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH0572118B2 (ja) | ||
| JPH06112592A (ja) | 半導体レーザ素子の製造方法 | |
| JPH07263800A (ja) | 半導体レーザおよびその製造方法 | |
| JPH0479157B2 (ja) | ||
| KR940008578B1 (ko) | 반도체 레이저 다이오드의 단면 보호막 형성방법 | |
| JP3143105B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH0533550B2 (ja) | ||
| JPH0666512B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH01117078A (ja) | 半導体発光装置及びその製造方法 |