JPS58206172A - 3−5族半導体材料を基礎とした半導体デバイスの製造方法 - Google Patents

3−5族半導体材料を基礎とした半導体デバイスの製造方法

Info

Publication number
JPS58206172A
JPS58206172A JP58078373A JP7837383A JPS58206172A JP S58206172 A JPS58206172 A JP S58206172A JP 58078373 A JP58078373 A JP 58078373A JP 7837383 A JP7837383 A JP 7837383A JP S58206172 A JPS58206172 A JP S58206172A
Authority
JP
Japan
Prior art keywords
substrate
manufacturing
semiconductor
group
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58078373A
Other languages
English (en)
Inventor
ジエ−ムス・チエン−ミン・ハング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of JPS58206172A publication Critical patent/JPS58206172A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/974Substrate surface preparation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/976Temporary protective layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はJj[−V族を基礎とした半導体桐材のプロセ
スに係る。
技術背景 III −V族半導体材料すなわち少なくとも1つの■
族元素及び少なくとも1つの■族元素を含む■−■族二
元、三元、擬三元及び擬四元材料を基礎とした各種のデ
バイスが作られてきた。たとえば、ガリウムひ素電界効
果トランジスタ(FET)のような個別要素及びガリウ
ムひ素集積回路の両方が作られてきた。
これらのデバイスはIII −V族′ft隻礎とした半
導体材料の有利な特性による比較的高速動作のような望
ましい特性を示す。有利な特性というのは、たとえば適
当にドープされた11目−■族半導体材料の高抵抗率又
は高キャリヤ移・1童である。
III −V族半導体材料を基礎としたデバイスがもた
らす利点にもかかわらず、これらデバイスのある[1〔
の点は、許dしうるがなお改善すると有利である。たと
えば、GaAs FETの活性頭載は通常゛V−絶縁性
バツファ:7−にに作られる。デバイス活1’JE頑域
と基板間にはさ−まれ九バッファ層は、活性層/基板界
面近扮におけるキャリヤ移動度の低下のような好ましく
ない効果を避けるために用いられる。(たとえば、ティ
ー・ノザキ(T、 Nozaki )ら、インステイテ
ユート・オブ・フィジックス・コンファレンス・シリー
ズ(In5titute ofPhysics Con
ference 5eries )、24.46(19
75)  を参照のこと)このバッファ層はクロムドー
プGaAs材料’!1)GaAs基板上にエピタキシャ
ル的に堆積させることによシ、通常形成される。背景と
して人っている不純物によシ専人されたキャリヤ濃度を
補償するために、クロムを用いることにより、得られる
ドープされたGaAsは適当な高抵抗率を有する。たと
えば、通常の化学気相堆積(CVD)及び分子ビームエ
ピタキシー(MBE)堆積技術により成長された名目上
アンドープのGaAs材料の場合の約10・個に比べ、
約1060−m以上になる。
クロムドープ半絶縁性層は現在デバイス構造に用いられ
て非常に成功しているが、クロムドーパントの濃度は正
確には制御できない。
従って、−回の堆債毎に背景となるキャリヤ濃度は予測
できないように変化する。このバックグラウンドの補償
は平均のバックグランド不純物レベルに対して行なわれ
る。平均のバックグランドレベルと実際のレベルの間の
変化は、所望の補償レベルと実際に生じるレベル間の変
化とともに、不十分な補償又は過剰の補償を起す、加え
て、クロムドーパントは特に過剰補償の場合、デバイス
活性領域中へ拡散する傾向をもつ。この拡散は決して決
定的ではないが、最も効果的なデバイス動作を得るため
に必要な個々のデバイスの活性層/バッファ層界面を維
持することを困難にする。それにもかかわらず、適当な
抵抗率をイ]する適当な半馳縁性領域を生成するクロム
とは別の許容しうるドーピング不純吻は、艶出されてい
彦い。
クロム以外のドーパントもまた、比較的^SJい多数キ
ャリヤ濃度を得るために、III−V族゛1へ導体材料
中に導入される。CV Df:汀む現在用いられる技術
により作られるそのようなIll −V族半導体材料9
ま、十分許容できる。
(105crl/ Vs  の桁及びそれ以、ヒの移動
度が得られる。)これらの導電性材料はたとえば各種デ
バイスの活性領域を形成するために用いられる。これら
の用途に用いる時、CVD法に存在するドーパメントの
制・卸とともに、厚さの制御に対する制約が著しくなる
1回の堆積毎に10.1μm以上にCVD層を制御する
ことは、典観的な揚合用・雄である。
加えて、堆積された;―の厚さは、幾分不均一である。
たとえば、1早さの変化は±10パーセント以上である
。これらの層の一層毎の変化は、傅い1Δすなわち約0
.1μm厚以丁の層の堆積を妨げる、専い層が1悸られ
ないから、選択的にドープしたヘアロ構、青トランジス
タ(S [) [(T )及び倒どに’ti!I +d
llさ#″1.た厚さの層をλむノーマリ−オフII−
V族FETは、CVDjでよっては生産できない。(テ
ィー・ミマラ(T、 Mimura ) 、ニス・ヒヤ
ミズ(S。
Hiyamizu ) 、ティー・フジイ(T、Fuj
目)及びケイ・ナンブ(・・K、 Nanbu ) 、
ジャパニーズ・ジャーナル・オフ・アプライド・フィジ
ックス(Japanese Journal of A
ppliedPhysics )、19、L225 (
1980)参照)ノーマリ−オフIII −V F E
 Tが生産できないことは、III  V族東漬デバイ
スの有用注全衿しく制限している。
それに対し、MBEは100Aもの傅いlll−■族半
導体材料の比較的均一な層を生成するために用いられて
きた。しかし、先に述べたように、+1I−V族半導体
デバイスは、たとえば低電界デバイス動作及び比較的高
速の動作のような改丙さねた特性を得るために、111
−V族半専体拐科の比較的1に?Jいキャリヤ+6mJ
度に依存している。(デバイス中に寄生容−(が存在す
るのは議けられない。この芥敏とともに典型的な動作屯
界は著しい時間遅れをもたらすが、比較的低電界はもた
らさない。)厚さの制御に関するその有利な特性にもか
かわらず、Mf3Eプロセスで生じた移動度はドープさ
れた層中のもので、それはCVDにより生じたドープさ
れた層中のそれらより幾分悪い。従って現在1))らね
る技術は、かなり許容できるものではあるが、ur−v
族デバイスの特附已を市1j限する。
本発明の要約 制御された一様な厚さとともに、組成的な均一さを有す
る優れた品質のor −V族半導体材料が、MBE’5
含む具体的なプロセスを通じて生成される。たとえ゛ば
、この技術で生成されたGaA sは、I X j O
”tM”i、  までSi fトープした時、約140
,000cJ/Vs  の最大移動度を有する。これら
の材料たとえばG a A Sは、適当にドープされG
aAs FETのようなデバイスの活性領域に使われた
時、優れた結果を生みだす。もしそのような半導体材料
がドーピングなしで生成されるならば、得られるアンド
ープ材料の抵抗率は、たとえば 1070−画ときわめて高い。従って本発明の方法を用
いることによって、高い利得や効率を有するデバイスが
生産でき、アンドープ半絶縁層を用いたデバイスが容易
に作れ、クロムドーピングに付随した制限が除かれる。
本発明のプロセスは堆積基板上へのIII −V族半導
体材料のMBE41に嘴を言む。基板はデバイスに加工
されつつあるものか、加工されるはずのもので、半導体
材料、金属、あるいは絶縁性材料の迫峨を含む。堆積さ
せるべき基板の表面は、浄化され連続した不活性化膜た
とえば薄い酸化物層が、この表面上に生成される。MB
E装置の保護された雰囲気において、不活性化膜が除去
され露出された基板の表面は不活性化膜の除去温度、た
とえば酸化物の蒸発温度以上、不適当な融点以ドに保た
れ、それに揮発性物質、たとえば基板の揮発性物質に対
応したもの(GaAs基板の場合、ひ素)又はもう一方
の揮発性■族元素のIIcれを当てる。堆積すべき材料
の元素に対応する物質の流れ、GaAsが堆積すべき材
料である場合は、ガリウム類及びひ索類が、次に所望の
材料の堆積を起すために導入される。この堆積中、揮発
性物質の流れは不揮発性物質の流れよシ過剰に維持され
る。高真空MBE装置の注意深く排気された雰囲気中で
用いられるこれら手段を1吏用することにより、先に述
べた望ましい特性をもつζ■−■族半導体材料が形成さ
れる。
詳細な記述 MBE装置内に挿入する前に、堆積用基板すなわちその
上に堆積させる基体の表面は、完全に浄化され、連続し
た組成的に一泳なば化膜で保護すべきである。基板の表
面は洗浄されもし必要ならばソーマークを除去するため
のエツチングのような通常の技術により研摩され、有機
残留物を除去するための適当な溶媒中で処理され、研摩
損傷を除去するためにエッチされる。−資施例において
、不活性化膜は浄化された表面上に、酸化物を生成する
ことにより、作られる。この酸化物層UN而をきわめて
純粋な酸化剤中に置き、対応する純粋な酸化物層を生成
することにより形成される。具体的には、酸化剤として
脱イオン水を用いるのが便利である。一般に、酸化剤と
して用いられる水は抵抗率が1.8X10’Ω/d以上
であるような十分純粋なものである必要がある。史に、
バクテリアのような電気的に中性な不純物を除去するた
めに、水はフィルタを通すべきである。このようにして
、たとえば基板がエツチング溶液中で浄化された後、そ
の表面はなお湿っていて、高純1現水がついている。不
活性化用酸化物は、&+川用−に本質的な汚染が生ずる
前に、水を用いた処理により形成される。
酸化物層は比較的薄く、しかしIII −V IA:半
導体材料を堆積すべき基板の表面上の領域においては、
連続であることが望ましい。一般に、25ないし250
への範囲の厚さをもつ酸化物層が望−ましい。よりi!
7:い層は不連続になりやすい。より厚い層は一般にそ
の後のプロセス中酸化物を除去するのに過剰の処理時間
を必要とし、;+(板トに残留不純物が仔存するり能性
が増加する。堆積基板毎に本質的に同じ酸化膜厚を一貫
して得ることがまた望ましい。(塩4*基板毎に厚さの
変る酸化物層の生成は、除外されはしない。しかし、そ
のような変化があると、用いられる特定の厚さに対する
以下のプロセス工程のパラメータ金調直するのが不便で
、従って面常望ましくない。)与えられた酸化剤で所望
の1すさを生成するのに必要な処理時間は、制御用試料
を用いて容易に決められる。適当な時間の例は、水を虐
化削として用いる時、一般に15秒ないし5分の範囲で
ある。堆積基板毎に一貫した有利な厚さは、堆積基板毎
に+5パ一セント以内で一貫した基板処理時、トロとす
ることにより達成される。
堆積室内の圧力を増すことなく、試料の設定をするため
の手段とともに、超高真空系を有するMBE装置(第1
図)を用いる。不活性化された基板が試料ホルダ10上
にマウントされ、MBE装置内に入れられ、通常の技術
によシ準備室12中に入れられる。この容器は基礎圧力
がlXl0  ’Torr  以下で、堆積室8に隣接
する。たとえばモリブデンブロックのような試料ホルダ
と基板間の中間インジウム層を用いる通常の技術により
、棒板がマウントされる。試料ホルダ、基板又は任意の
中間層上の吸着又は吸収ガスが、(v!、備室内で一体
化された基体、すなわち基板を伴った試料ホルダを、高
温に加熱することにより除去される。典型的な場合、所
望のガスぬき、友とえば水蒸気及び空気の除去には、1
60ないし200℃の範囲の温・丈で十分である1、よ
り高い温度は、表面反応をひき起す唄向があるため、一
般に返ましくなく、一方より低い温度は好ましくないガ
スを除去するのに、典型的な場合不適当である。基体的
には、もし基板と試料ホルダを接合するのにインジウム
を用いるならば、その融点すなわち157℃以上の温度
が用いられる。その目的は、確実に1)インジウムを溶
かす、2)吸収さitているガスを除去する、及び3)
試料とそのホルダ15に強い液体シールを形成すること
である。
次に、試料は堆積室8に移される。堆積室の基礎王力は
I X 10 ” Torr以下でなければならない。
ilT −V族半導体材料の成長前に、不活1生化膜た
とえば酸化物層が熱分解により除去され、堆積基板の被
覆されない表面は、揮発性の基板物質(荷重又は中性状
態の原子又は原子群)、基板を堆積に用いる温Ifに加
熱して測定した時、10 ” Torr以上の蒸気圧を
有する物質を含むビーム流で処理する。
基板中の揮発性物質の結晶位置を占める物かあるいは揮
発性物質の平面で組合さる別の揮発性物質の流れの中で
でも可能である。雰囲気中の本質的な不純物が堆積する
表面で反応する慎会を持たないように、表面酸化物を除
去した直後に、適当なビーム流で処理するのが一般に望
ましい。この目的は最初に揮発性物質金倉むビーム諷を
堆積容器中に導入することによシ、達成すると便利ヤあ
る。このように導入するのは、噴出源6又はMBE装置
内で用いられる典型的なものを用いて行なうと便利であ
る。そのような源には加熱すると所望の気体流を発生す
る元素ひ素のような高純度材料が入れられる。(典型的
な場合、99.9999パ一セント以上の純度が望まし
い1、)最初に噴出源のシャッタ7を閉じて、加熱する
。この加熱により所望の流れを供給するための源を準備
する。基板は揮発性物質を木板表面上に凝縮させないよ
う十分商<、シかし堆積基板から酸化物層を除去するに
は不十分な温度に加熱される。たとえば、GaAs基板
の場合、475ないし525℃の温度である。このよう
に、酸化物除去を開始する前に、揮発性物質の適当な流
れが作れるが、そのよう々除去を開始することは比較的
わずかな温度上昇によ、る流れの生成の後、ただちに得
られる。
基板における揮発性物質の所望の流れは、これら揮発性
物質の各源のシャッタを開くことにより作れる。基板に
おける各揮発性物質の流れは、5 X 1014ないし
1.5 X 1015cm−28−’の範囲で、9X1
0”ないし1.lX1015cm−28−’  を用い
るのが好ましい。(堆積用基板あるいは輸送される揮発
性物質に悪影響を与えない気体は存在し7てもさしつか
えない、、また、流速というのは、他の気体にかかわら
ず各揮発性物質の流速をさす。たとえば、ソースオーブ
ン中のひ素を加熱することにより、ひ素源を生成するこ
とができる。これによりひ素物質と水素が生じる。水素
は容器中に入るが、MBEプロセスに悪影響をl′5.
えることはない。)一般に、高い流速を用いると、Ga
のような不揮発性物質の基4反内における過剰の空孔が
生じ、一方もしより低い流速を用いると、揮発性物質の
基板中の空孔が形成される。
適当なガス流が作れると、基板上のたとえば酸化物層の
ような不活性層が除去され、所望の欠陥処理ができる。
酸化物層の場合、この除去はたとえばGaAs基板の場
合、530ないし560℃の範囲の温度に基板を加熱す
ることにより行なうと便利である。(Kに、基板は高温
、すなわち不活性化層除去温度以■−1基板の分解熔融
温度以下の温度に保たれる。
(分解熔融温度の定義については、エフ・エフ・ライン
グ(F、 N、 Rh1nes ) 、フェイズ・ダイ
アグラム・イン・メタラジ−・ゼア・ディベロップメン
ト・アンド・アブリケーショヒル、ニューヨーク、78
頁、1956を省熱のこと)一般に、GaAs基板の場
合、530℃以下の温度では1f化物層の除去は起らず
、その後露出した基&を処理するには不十分である。分
解熔融温度以下トの温度たとえばGaAsの場合630
℃以」二においては、揮発性物質は基板から、揮発性物
質を含むガス流の存在によっても、生じる欠陥を適切に
回復できない速度で生じる。(不活性化層は基板の分解
熔融温度以下で除去されるように選択すべきである。)
揮発性物質を含むガス流は、欠陥の回復が起るのに十分
な時間続けられる。典型的な場合、そのような回復は反
射電子回折計で観察される。十分回復した場合、観察さ
れるパターンは再構成された表面の部分的な秩序により
、第7図に示さ、1するように、本質的に連続したスト
リークとなる。(エイ・ワイ・チヨ−(九Y、 Cho
 ) 、ジャーナル・オフ・アプライド・フィジックス
(Journalof p Physics ) 、4
2.2074頁(1971)  参照のこと)。一般に
、そのような段階の回りを得るには、工ないし10分の
範囲の処理時間が用いられる。処理時間が短かすぎると
回復が不完全になり、−刃長すぎると表面が荒れる。(
従って、基板回復中用いられる温度は、用いられる不活
性化層除去技術によらず、不純物吸収を減すのに十分な
温度が望ましい。加禾て、基板はそれが含むのと同じ揮
発性の■族物質で一般に回彼するが、別の揮発性■族物
質で欠陥を回復させることも可能であることに気づく必
要がある。)たとえば酸化物層のような不活性化1−が
除去され、回復が完了した後、所望のIII −V糸゛
ト導体材料の成長が始る。この成長は1固々の源、たと
えば噴出源6から流れを導入することにより始る。用い
られる源は、堆積すべ外材::+1構成する各安素に対
応する物質を供給する。たとえば、もしGaAs f堆
積させるならば、ガリウム物質のv+f、れ及びひ素」
勿質の流れが用いら扛る。もし、ドープされj(GaA
sを堆、fLYさせるならば、ガリウムの流れ、ひ累の
流れ及びシリコンのようなドーパントの流izが用いら
れる。同様にガリウム・アルミニウムひ素を堆h′fさ
せるならば、ガリウム、アルミニウム及びひ素の流れが
用いられる。ひ2F、のような)1(2板に固IJの1
軍′)、1牛′吻f1、すなわち喉積温鹿に)・・いて
J(4偵すべき材料からのへ気圧1O−10Torrを
越える物質で合成された流れは、ガリウムのよう外比較
的不揮究性の物質で合成、された流λ1より、モル濃度
を過剰にすべきである。基板に固有の特定の物質の敏は
、堆積温度における)1号板上の揮発性及び不揮発性物
質の相対的な付着係数に依存する。
この結果を得るためには、不揮発性物質の源からの流れ
に対する揮発性イ勿質源からのυiLれの比は、1.5
ないし3の範囲にすべきである。
一般に、200パーセントを越えるモルフラックスを用
いると、典型的な場合欠陥が光生じ、ドーピング中心と
し、て動く。不揮発性物質の冗速の測定は、イオンゲー
ジにより具体的な不が1i発注物l′↓匠により生じる
圧力を測ることにより行なえる。この圧力測定は、1l
ill f+1lllされた試料の堆積速度をモニター
することにより、流れに対し補正される。同様に、揮発
性+//J資のolすれによる圧力は、イオンゲージで
測られ、この圧力は物質のイオン生成量を用いて、流れ
に対して補正される。(そのような補正は近似であるが
、適当な相対流量を再現性よく確立するには十分正確で
ある。)用いられる不揮発性物質のモル比は、堆積すべ
き具体的な組成に依存する。所望の堆積させる半導体、
11成に対する各不揮発性物質の適当な気体流は、制j
AI用試料を用いることにより容易に決定される。
行程成分の絶対的々流速も、I9T望の成長速度を得る
ために制御すべきで、ある。0.1ないし10μm/h
の範囲の成長速度を用いるべきである。もし、成長速度
が0.1μm/hより小さいと、不純物が成長表面上に
吸収さ7Lる呵11ヒ性が許容しえないほど向くなる。
もし、成長速度が10μm/hより入きいと、1llj
 ’++ijj的な一易合過度に11う密度の欠陥が、
堆4’ifされる材料中に生じる。成長鳳′■度は開側
1用試料上に層を成長させ、成長時間中形成された層の
厚さを走査電子顕微鏡で測定するなどの通常のノブ法で
決められる。。
堆積基板−トに成長を7起すためには、基板温度はGa
Asの場合530ないし、630 ℃といった適当な範
囲に沫っべきである。もし、過度に高い温度を用いると
、堆積する半導体材料の表面形態が劣化する。この劣化
は、過度の温度において、堆積する材料からたとえばひ
素のような相対的に揮発性の物質が熱により失なわれる
結果起る欠陥の発生を避けることが困難なために起る。
しかし、不十分に高い温度では、一般にバックグランド
の不純、吻が基板−トに吸収され、半導体特性が劣化す
る。
(成長中基板を回転することが望寸しいことに注意すべ
きである。この回転により、より均一な層が生成しやす
くなる。典型的々1易合、回転速1」は1ないし25 
rpmの範囲が望ましい。) 加えて、基板温度のふらつきは避けるべきである。その
理由はそれらは1ポ発性物質のイ;1ノtf係、メに影
#を与え、ドーパントの・、4人に影響を与え堆積され
る材料中に歪を入iするからである。一般に、成長プロ
セス中基板温度を±10℃以内に保つことが望ましい。
(最終的な回複温度ヲ、成長温度の±10° 以内にす
ることも望ましいが本質的ではない。)成長温度は典型
的な場合、基板ホルダの裏に置かれた抵抗ヒーターに、
一定電流を流すことにより、この程度に制御される。電
流を(−1パ一セント以内に保つことにより、典型的な
場合所望の変動限界内に、温度を維持することができる
。温度は熱電対又はパイロメータのような通常の方法に
より、モニターさ、tする1゜(そのような技術による
測定は、たとえば、S゛(基板上のAtのように、共晶
を形成する材料を有する補正用試料を用いることにより
、補正すると有利である。用いられる基板は堆積に用い
られる最終的な基板と同じ大きさである。
/!ll’L度は相転移が観察されるまで上げられる。
相転移温度はよく知られているから、相変化の時刻にヒ
ータ中に流す電流は、この温度で111密に補正さJし
る。各柚の共晶合金を用いることにより、適当な補正曲
線が得られる。)基板の形あるいは大きさが変化すると
、’>えられたヒータ電流に対する異なる温反が得られ
ることに、注:よすべきである。堆積毎の試料の大きさ
は比11う的一定に保ち、t1■正曲、凍の調整が不要
であるようにするのが、本質的ではないが便利である。
成長プロセス中、ひ累のような揮発性物質の流速は、揮
発性ソース物質が不揮発性ソース材料より急速に不足す
るため、ふらつきやすい。先に述べたように、揮発性物
質の流れは不揮発性物質の流れより過剰にすることが望
ましいが、200パーセントの過剰よりは低くする。従
って、揮発性物質の流速はこのレベルを保つため、成長
中周期的に調゛直すべきである。このalj4 M’M
は成長を通じ(はとんど揮発性物質で構成される)バッ
クグランド圧をモニターし、それに従って揮発性i物質
のソース温度を調整することにより行なうと便利である
。成長は所望の厚さのIII −V族半導体材料が堆積
するまで、続けられる。次に成長は通常の方法で停止さ
れる。たとえば、ソースシャッタを閉じ、同時に基板の
加熱を停止する。ガス流の停止とともに基板加熱を停止
するのが望ましい。もし基板の温度を不揮発性物質ガス
流が存在しない時高温に保つと、加熱された基板の表面
に欠陥が導入される。
加熱を停止するのとほぼ同時にひ素シャッタを閉じるが
、基板の冷却中欠陥の生成を避けるため、一般に装置背
中には十分な残留揮発性物質が存在する。
堆積後通常の技術によりデバイスが完成する。以下の例
は本究明を説明するためのものである。
第1例 水平ブリッジマンプロセスにより製作されたクロムドー
プ(10”cm ” )  ″1’絶縁性ガリウムひ素
qi結晶バルク全、ダイアモンドディスクを用いて(0
01)結晶面に沿って切−tした。このようにして生成
したウェハを、2インチ径の円形の研摩し、臭素メタノ
ール溶液を用いて、その両面を光学的な平坦さに研摩し
た。(この研1摩中、基板は軟らかい布バットを横切る
ように、回転ホルダー上で一定に動かした。)研摩プロ
セス中ウェハをマウントするのに用いられる炭化水素の
残留物の主決部分は、トリクロロエチレン及びアセトン
中の綿布でウェハ全;+W次こすることにより除去され
た。更に、ウェハは順に煮沸トリクロロエチレン、煮沸
アセトン及び煮沸メタノール中に浸すことによシ、浄化
された。各溶媒浄化工程中、各新鮮な溶媒槽中での3分
1i1jの3回の処理を用いた。次に、ウェハは18メ
ガオームより大きな抵抗率をもつ脱イオンバクテリアを
含筐ない水の中で洗った。
(この純度のウェハfよ一連の脱イオンレジン及びフィ
ルタ全通した水を循環することにより生成した。)この
洗浄はウェハを高純度石英でで@た固定具を用いて、高
純度水のみを言む一連の溶槽中にウェハを浸すことによ
り行った、ガリウムひ素材料それ自身には本質的な影#
を与えることなく、酸化被膜を除去するために、ウェハ
は少なくとも2分間製塩酸中に浸した。先に述べたプロ
セスで、ウェハを再び高純度水中で洗った。(ウェハは
Hαから水洗及びその後の成長の前処理に移す時、表面
が確実に水で被覆されるように、水平に保った。)次に
ウェハは5:1:1の濃硫酸、30パーセント過酸化水
素及び水の新しく用意した室【晶の溶液中に浸した。(
水は高純度水で、曲の試薬は半導体級の試薬であった。
)均一にエツチングするために、基板は溶液中で約2分
間かく拌した。このエツチングに続いて、先に述べた水
洗プロセスτ行なった。
次に、水ケ出び濃H(7槽中で2分11ij処1・11
(た。元に・!ドベたプロセスにより、一連のA1シい
脱イオン水槽中で洗浄金くり返した。r上面を水の層で
被覆して、水槽からウェハをとり出し、篩純度水を流し
ながら試料ホルダ1−にマウントし、ホルダの回+lE
 k始めた。ホルダの回転速度は数千rpm  で、こ
の速度に達したら、水のmれを急いでとめ、基板を乾燥
させた。酸化1男層のpgさの制御性を確実にするため
に、最後の洗浄プロセスで用いられる水の中にウニハラ
最初に浸してから、スピン中の水流の停止までの時間は
、継続時間を2分に制御した。MBE装置のモリブデン
試料ホルダは、約200℃の温度に加熱した。インジウ
ム(純度99.9999パーセント)の薄い層が、清浄
なタングステンワイヤを用いた試料ホルダ上に広がった
。次に、ウェハは溶融インジウム層−りに置かれ、ウェ
ハは試料ホルダに対し、横方向に移動させそれによりし
み混んだ空気又は捕獲された空気を、ウェハとインジウ
ム融液間から押し出した。
MBE装置の堆積噴出源は、もっばら耐火性截属及びパ
イロ窒化ホウ素で製作された。
噴出源67よそれらをlXl0−8Torr  以下の
圧力をもつ1600℃の真空容器中に、約1時1…置く
ことにより、ガス出しをした。パイロ屋化ホウ素るつぼ
ヲ噴出源中に挿入させ、組合せたものを再びガス出しし
た。各るつぼは堆積プロセスで用いる材料で満した。こ
れらの材料は純度99.9999パーセントのガリウム
、純度99.9999パーセントのび帽、純度99.9
999パーセントのアルミニウム及び1 pPb以ドの
不純物濃度を有するシリコンを7¥んだ。材料を入れ、
rソースi、MBE装置dの堆積H4中にマウントした
。堆積容器中の圧力は通常のf段を用いて約10−” 
Torr−まで下げられた。加えて、ヘリウム閉ループ
クライオポンプ14、チタンゲッタリングポンプ及び液
体窒素コールドトラップ、堆積層の劣化ヲ、起す炭素モ
ノオキサイド及び水旅゛λ(などの物質を本質的に減す
ために用いられター。
次に、ガリウム、アルミニウム、及びシリコンソースを
約1400℃に加熱することにより、ソース旧材のガス
出しをした。ひ素ソースはその存在ikヲ+質的に減す
ことなく、捕獲された気体の;峰を減すため、約400
℃に加熱された。ソースのめ・・5分間のガス出しの鏝
、不揮発性物質すなわちアルミニウム・ガリウム及びシ
リコンの温度を、それぞれ80代500及び500℃に
低下させ、一方揮発性物質すなわちひ素の温度lよ、室
温以下に下げた。(不揮発性物質に幻して用いられる温
度は、これらの材料を溶融状態又は加熱状態に床つよう
維持される。) 基板は第1図中の悪のある負荷室20中に挿入された。
次に負荷室は封じられ、約10”Torr  の圧力に
排気された。準備室12は約10’Torr  の圧力
に排気された。
次に、試料は磁気結合・1云送ロツド26を用いて、ゲ
ートバルブを通して負tr:j室から準Iノiii ’
<に中へ云送された。基板は準備室中に存在する抵抗ヒ
ータを用いて、約200℃の温度に加熱し7た。約1時
1i1fJU1熱した後、ホルダ上の基板は100℃以
下に冷却され、次に準備室から堆積容器に転送され、第
2の磁気績合蔽送ロッドを用いて、堆積容器内の回転基
板ステージ28上に置かれた。(ステージは第1図中の
仮想の点36及び40で示される2本の垂直軸の周りで
回転できるようになっていた。)基板ステージは基板の
露出された表面が、ソースから離れた而を向くよう回転
させた1、ガリウムソースの温度は堆積の時基板が占め
る位置に置かれたイオンゲージにより、約3.7X 1
0−7Torrの圧力が測定されるまでに昇させた。こ
の圧力は約5 X 10”cm−2sec−’の流れに
対応する。流れは定常状態の圧力を読むため、短時間(
約5分)ガリウムソースのシャッタ7を開けることによ
り測定した1゜同様に、ひ素ソースは約350℃の温度
に加熱され、約I X l 015cm−” see 
 ’の流れにZ・↑応する約lXl0  ’Torrを
イオンゲージが読みとる圧力に調整された。再び定常状
態に到達させるため、ひ素シャッタは約5分間開いたま
まにした。イオンゲージを取り除き、基板は第1図に示
されるように成長位置に回転させた。基板は約500℃
の温度に加熱した。反射電子回折計50からの電子ビー
ムは、ある反射角で基板に入射するよう向けだ。次にひ
素シャッタを開き、基板にひ素流を照射した。電子回折
パターンがモニターされ、シャッタを開けた時、基板の
温度は約り0℃/分の速度で約610℃まで上げた。電
子反射パターンから、鋭いストリークのひ素安定化再構
成面の特性が観測されるまで、ひ素流を続けた。この再
構成は約10分間起った。次に、ガリウムひ素の成長を
開始させるために、ガリウムソース用のシャッタが開か
れた。ガリウムシャッタが開いた時、約4 rpmの速
度での基板の回転が始った。所望の厚さが+lられるま
で、成長を続けた。成長速度は1時間当り約0.85ミ
クロンであった。所望の厚さが得られるのと同時に、シ
ャッタを閉じ、基板の加熱を停止し、基板の而がソース
からそれるように回転し、4 rpmの回転も停止させ
た。次に、基板を堆積容器から準備室に、次に負荷室へ
順次移すことにより、基板を装置からとり出した。得ら
れたアンドープGaAs層は約107Ωmの抵抗率を有
し、このことはそれが高純度材料であることを示してい
る。
第2例 第1例のプロセスに従ったが、ドープされたガリウムひ
素を生成するために、シリコンソースを月1いたことが
異なる。このプロセスにおいて、シリコン温度は待ち温
度から900ないし1400℃の範囲の温度にあげた。
ドーピングを始める時、シリコンシャッタを開い°た。
すなわち、アンドープカリウムひ素が成1にでき、次に
アンドープガリウムひ素頒域の最1一部トに、トープガ
リウムひ素層を堆積させるため、シリコンシャッタを開
いた。イ4#られるドープ)A刺中のキャリアミ1現に
対するシリコンソース4(1^度の効果について、第2
図に示されている、1 ドープGaAs層は正味のキャ
リア密度がlXl0”ないし3 X 110l8−”に
なった。flらftたドープGaAsは140,000
ca / Vs  もの、’;1′、lい最大移動度を
有した。
第3例 アルミニウムガリウムひ素層を生成する/ζめに、堆積
前にアルミニウムソースを1300℃程度の温度にυ1
1熱した。次に、アルミニウムソースのシャッタを開け
、所望の流れを生ずる圧力レベルに温度を調整した。次
に、シャッタを閉じだ。アルミニウムガリウムひ素層を
形成することが必゛〃な時、堆積中カリウム及びひ素シ
ャッタとともに、アルミニウムシャッタを開け、アルミ
ニウム・ガリウムひ素層を形成させた。得られるアルミ
ニウム・ガリウム材料中のアルミニウムとガリウムのモ
ル比は、ガリウム流に対するアルミニウムの比に依存し
た。この依存性が第3図に示されている。
Scドープ・アルミニウム・ガリウムひ素組成を生成す
るだめに、アルミニウムシャッタも開くことを除き、第
2例のプロセスに従った。ドープされたAlo、3Ga
O07As層は1×1015ないし2×10I8crn
−3の範囲の正味のキャリア密度を生・成した。
第4例 本発明のプロセスと材料を用いて、ガリウムひ素電界効
果トランジスタを作った。このデバイス附、)(k籾温
1例のプロセスにより、約1ミクロンの厚さを有するカ
リウムひ素のアンドープ層をN1債させることにより形
成した。
1ミクロンの層厚がfjIられた後、シリコンシャッタ
が開かれ、約0.75ミクロンの厚さを(1′するドー
プ層を堆積プせた。シリコンソースの温度を、ドープ層
中のドーパント濃度が約9 X 1011174a  
になるように調整した。
075ミクロンの所望の厚さが得られたら、約I X 
10 ”/clのドーピングレベルをもつ0、351i
rn 厚のGaAs層が生じるように、シリコンソース
の温度をヒ昇させた。このようにして、活性領ji (
9X 1016/rrI のドーピングレベル’al+
するIJrI域)にχ・↑する低抵抗ソース及びドレイ
ン電忰の形成を宕易にするだめの層が製イ/[さtまた
。このようにしてできた構」告はMBE装置’?からと
り出され、以Fの文献に述べられているプロセスに従っ
て、適当な電気リードとともに、ソース、ドレイン及び
ゲ′−ト、1を作J]る。ダヴリュ・シー・ニーハウス
(W、 C,N1ehaus )ら、インスチチュート
・オフ・フィジックス・コンファレンス・シリーズ(I
n5titute of PhysicsConfer
ence  5eries  )、 33b、  27
1(1977)及びダウリュ・シー・ニーハウス(W、
  C,N1ehaus )ら、GaAs  パワーF
ETデバイスの設it原理及び製作プロセス、GaAs
  FET  プリンシプルス・アンド・テ’7/ロシ
ース(店Mコ汀とと三担二用Technolo ies
 )、ジエイ・ヴイ・デイロレンツオ(J、 V、 D
iLorenzo ) Mut、アーテクハウス(Ar
tech House )、枢トン(1982) 。
このようにして、各第1トの;]冑去の゛・E界効果ト
ランジスタを製作しだ3゜ 全ゲート幅が3胴と6fiである二つのトランジスタに
ついて、各(Φの周波数でイ:8だ利fitを以下の表
に示す。
°第  1  表 表中の利得はドレイン電圧14Vでゲートに印加した非
常に小さな信号(パワー人力約20 mW / twn
 )  についてである。ゲート陽3唄及び8膿の両方
のデバイスについてのパワー出力と利41のグラフを′
dX4図に示す。グラフのデータはドレイン電圧13ボ
ルト、信号周波数6.4GHzでとったものである。各
出力パワーレベルにおいて、ゲートバイアス及び同調は
、最大利得が生じるよう調節した。
飽和出力よ、91 dB低い出力パワーで測定した利得
は、3閣及び8請のデバイスについて、それぞれ10.
9及び9.2dB であった。これはCVD技術で製作
した3m及び8wnのデバイスの約8,8及び8.3の
値と比べるべきである。ガリウムひ素FETの利得対パ
ワー出力特性はまた、3胡のゲート幅を有し8GHzの
ゲート信号で動作するデバイスの場合のドレイン、電圧
10V及びDCパワー人力2.5Wについても測定した
。2利得対出力パワー及びパワー効率対出力パワーの結
果が、第4図に示されている。43パーセントの最大効
率は、CVDで作られた同様のデバイスで得られる36
パーセントといった効率より優れている。
第5例 選択的にドープされたヘテロ構造トランジスタ(SDH
T)を、本発明のプロセス及び材料を用いて製作した。
具体的には、ガリウムひ素の0.85ミクロンの厚さの
アンドープ層を、第1例で述べたように堆積させた。次
に、アルミニウムシャッタを開き、第3例のプロセスに
よシ、60Aの厚さのAl 6.3Gao、 TAs 
 層が生成するように、アルミニウム流を流し始めだ。
次に、シリコンシャッタを開くことにより、アンドープ
・アルミニウム・ガリウムひ素上に、460への厚さの
シリコンドープ/410,3 Gao、7 As層を堆
積させた。最初とのドープ領域中のドーパント濃度が約
2×1018m−3になるように、シリコン温度を調節
した。ドープアルミニウム・ガリウムひ素層の厚さが得
られたら、アルミニウムシャッタを閉じ、約500への
厚さと約3×1018cm−3のドーパント濃度を有す
るドープガリウムひ素層を、第2例で述べたように堆積
させた。(ガリウムひ素層とアルミニウムガリウムひ素
層中のドーピングレベルの違いは、成長速度とドーピン
グ効率の違いから生じた。)次に、処理した基体をMB
E装置からとり出した。501,000CI+!/Vs
  ものに6い電子移動度が、これらの処理づれた基体
で測定された。
第4例で述べたように、ソース、ドレイン及びゲート電
極を生成した。得られたデバイ2(SDHT)H80K
におl/)で約1. OQ −簡のソース−ドレイン抵
抗と、約200mシーの伝達コンダクタンスを有した。
デバイスはまた、I’71品質バッファ層であることを
示す、非常に商い出力を有した。デバイスのドレイン特
性が第6図に示されている。
【図面の簡単な説明】
第1図−第7図は本発明のプロセス及びデバイスの例を
示す図である。 〔主要部分の符吋の説明〕 試料ホルダ・・・・・・10  準備室 ・・・由・・
・12堆積室 ・・−・・・・・・ 8  噴出源 ・
・・・・・・・・ 6出願人 ウェスターン エレクト
リックカムパニー、インコーボレーテッド T5;l拳G) ビーl、等価用比PM’%5 FIG、  4 C5

Claims (1)

  1. 【特許請求の範囲】 1、基板上にm−v族半導体材料を堆積させる工程から
    成るIII −V族半導体材料を基礎とした半導体デバ
    イスの製造方法において、(、)  該堆積工程の前に
    、該基板上に不活性化層を形成する工程、 該基板の表面を回復させる揮発性■放物質の流れの存在
    下で、該不活性化層を除去する工程、 基板の該回復は不活性層の除去温度以上、該半導体材料
    の分解熔融温度以下の温度で行ない、該流れはストライ
    プ状の電子線回折パターンを生じるのに十分を該表面を
    回復させるのに適していること、 (b)  該堆積は該基板を該半導体材料を構成する各
    原子に対応する物質を含む流れで処理し、該流れの中の
    揮発性物質の流れの合計は、該流れの中の不揮発性物質
    の流れの合計より過剰であることを特徴とする■−V族
    半導体材料を基礎とした半導体デバイスの製造方法。 2、特許請求の範囲第1項記載の製造方法において、 該半導体材料はGaAs又はガリウム・アルミニウムひ
    素であること全特徴とするI■−V族半導体材料を基礎
    とした半導体デバイスの製造方法。 3、特許請求の範囲第1項又は第2項記載の製造方法に
    おいて、 該流れはドーパントを含むことを特徴とするrtt−v
    族半導体材料を基礎とした半導体デバイスの製造方法。 4、特許請求の範囲第3項記載の製造方法において、 該ドーパントはシリコンから成ることを特徴とする■−
    ■族半導体材料を基礎とした半導体デバイスの製造方法
    。 5.特許請求の範囲第1項記載の製造方法において、 該基板はガリウムひ素から成ることを特徴とするIII
     −V族半導体材料を基礎とした半導体デバイスの製造
    方法。 6、特許請求の範囲第5項記載の製造方法において、 該回復温度は520ないし630℃の範囲であることを
    特徴とするIII −V族半導体材料を基礎とした半導
    体デバイスの製造ノj法。 7、 特許請求の範囲第1項記載の製造方法において、 該不活性化層は酸化物層であることを特徴とするIII
     −V族半導体材料を基礎とした半導体デバイスの製造
    方・法。 8、特許請求の範囲第7項記載の製造方法において、 該酸化物は熱的に除去されることを特徴とする(II 
    −V族半導体材料を基礎とした半導体デバイスの製造方
    法。 9、!Jf!j許請求の範囲第7項記載の製造方法にお
    いて、 該酸化物は該基板を水で処理することによシ形成される
    ことを特徴とするIn −V族半導体材料を基礎とした
    半導体デバイスの製造方法。
JP58078373A 1982-05-07 1983-05-06 3−5族半導体材料を基礎とした半導体デバイスの製造方法 Pending JPS58206172A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/376,178 US4493142A (en) 1982-05-07 1982-05-07 III-V Based semiconductor devices and a process for fabrication
US376178 1995-01-20

Publications (1)

Publication Number Publication Date
JPS58206172A true JPS58206172A (ja) 1983-12-01

Family

ID=23484006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58078373A Pending JPS58206172A (ja) 1982-05-07 1983-05-06 3−5族半導体材料を基礎とした半導体デバイスの製造方法

Country Status (2)

Country Link
US (1) US4493142A (ja)
JP (1) JPS58206172A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142987A (ja) * 1984-08-06 1986-03-01 Rohm Co Ltd 半導体レ−ザの製造方法
JPS6224679A (ja) * 1984-12-21 1987-02-02 Rohm Co Ltd 半導体レ−ザおよびその製造方法
US5255279A (en) * 1990-05-09 1993-10-19 Sharp Kabushiki Kaisha Semiconductor laser device, and a method for producing a compound semiconductor device including the semiconductor laser device

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247349A (en) * 1982-11-16 1993-09-21 Stauffer Chemical Company Passivation and insulation of III-V devices with pnictides, particularly amorphous pnictides having a layer-like structure
US4634474A (en) * 1984-10-09 1987-01-06 At&T Bell Laboratories Coating of III-V and II-VI compound semiconductors
US4622083A (en) * 1985-03-11 1986-11-11 Texas Instruments Incorporated Molecular beam epitaxial process
US4824518A (en) * 1985-03-29 1989-04-25 Sharp Kabushiki Kaisha Method for the production of semiconductor devices
DE3683521D1 (de) * 1985-04-02 1992-03-05 Fujitsu Ltd Thermisches aetzen eines verbindungshalbleiters.
US5248376A (en) * 1985-04-02 1993-09-28 Fujitsu Limited Process for thermal-etching treatment of compound semiconductor substrate used in molecular beam epitaxy and apparatus for performing same
WO1987006389A1 (en) * 1986-04-09 1987-10-22 J.C. Schumacher Company Semiconductor dopant vaporizer
JPH0834180B2 (ja) * 1986-08-26 1996-03-29 セイコー電子工業株式会社 化合物半導体薄膜の成長方法
US5242666A (en) * 1987-04-21 1993-09-07 Seiko Instruments Inc. Apparatus for forming a semiconductor crystal
US5188987A (en) * 1989-04-10 1993-02-23 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device using a polishing step prior to a selective vapor growth step
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5217566A (en) * 1991-06-06 1993-06-08 Lsi Logic Corporation Densifying and polishing glass layers
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5514616A (en) * 1991-08-26 1996-05-07 Lsi Logic Corporation Depositing and densifying glass to planarize layers in semi-conductor devices based on CMOS structures
US6720259B2 (en) * 2001-10-02 2004-04-13 Genus, Inc. Passivation method for improved uniformity and repeatability for atomic layer deposition and chemical vapor deposition
EP1950326A1 (en) 2007-01-29 2008-07-30 Interuniversitair Microelektronica Centrum Method for removal of bulk metal contamination from III-V semiconductor substrates
US20110209659A1 (en) * 2008-11-07 2011-09-01 The Regents Of The University Of California Controlling relative growth rates of different exposed crystallographic facets of a group-iii nitride crystal during the ammonothermal growth of a group-iii nitride crystal
JP6279396B2 (ja) * 2014-05-12 2018-02-14 株式会社ニューフレアテクノロジー 気相成長方法及び気相成長装置
US10096473B2 (en) * 2016-04-07 2018-10-09 Aixtron Se Formation of a layer on a semiconductor substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3493811A (en) * 1966-06-22 1970-02-03 Hewlett Packard Co Epitaxial semiconductor material on dissimilar substrate and method for producing the same
US3752713A (en) * 1970-02-14 1973-08-14 Oki Electric Ind Co Ltd Method of manufacturing semiconductor elements by liquid phase epitaxial growing method
US3969164A (en) * 1974-09-16 1976-07-13 Bell Telephone Laboratories, Incorporated Native oxide technique for preparing clean substrate surfaces

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142987A (ja) * 1984-08-06 1986-03-01 Rohm Co Ltd 半導体レ−ザの製造方法
JPH0137871B2 (ja) * 1984-08-06 1989-08-09 Rohm Kk
JPS6224679A (ja) * 1984-12-21 1987-02-02 Rohm Co Ltd 半導体レ−ザおよびその製造方法
US5255279A (en) * 1990-05-09 1993-10-19 Sharp Kabushiki Kaisha Semiconductor laser device, and a method for producing a compound semiconductor device including the semiconductor laser device
US5360762A (en) * 1990-05-09 1994-11-01 Sharp Kabushiki Kaisha Semiconductor laser device, and a method for producing a compound semiconductor device including the semiconductor laser device

Also Published As

Publication number Publication date
US4493142A (en) 1985-01-15

Similar Documents

Publication Publication Date Title
JPS58206172A (ja) 3−5族半導体材料を基礎とした半導体デバイスの製造方法
Henderson Silicon cleaning with hydrogen peroxide solutions: A high energy electron diffraction and Auger electron spectroscopy study
JP3711199B2 (ja) シリコン基板の熱処理方法
US4555301A (en) Formation of heterostructures by pulsed melting of precursor material
JPH02267195A (ja) 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法
Okamoto et al. Passivation of defects in nitrogen-doped polycrystalline Cu 2 O thin films by crown-ether cyanide treatment
US5219632A (en) Compound semiconductor single crystals and the method for making the crystals, and semiconductor devices employing the crystals
JP2004503086A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
US6022813A (en) Method and apparatus for manufacturing semiconductor devices
US6339016B1 (en) Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
Hwang et al. Initial results of a high throughput MBE system for device fabrication
EP1168466A2 (en) Method for manufacturing semiconductors thin film, and magnetoelectric conversion element provided with semiconductor thin film thereby manufactured
JPH04233219A (ja) 半導体デバイスからなる製品の製造方法
JP2001506809A (ja) 半導体装置及びその製造方法
JPH0750692B2 (ja) ▲iii▼―▲v▼族化合物半導体の熱処理方法
JP2004503085A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
US4935092A (en) Method of growing CaF2 film
EP0196897B1 (en) Thermal etching of a compound semiconductor
JP2006128154A (ja) 基板上に形成された金属酸化物層とその作製方法
JPH02143420A (ja) シリコン基板上のヘテロエピタキシャル膜の製造方法
US4833100A (en) Method for producing a silicon thin film by MBE using silicon beam precleaning
JPH06151304A (ja) 化合物半導体ウェーハ
Lin et al. Low Temperature Silicon Epitaxy Grown by Electron-Beam Evaporation in an Ultra-High Vacuum System
Willer et al. WSix refractory gate metal process for GaAs MESFETs
JPH07153685A (ja) 歪ヘテロ超格子構造の薄膜形成方法