JPS62245697A - 湿式多層セラミツク基板 - Google Patents
湿式多層セラミツク基板Info
- Publication number
- JPS62245697A JPS62245697A JP8796286A JP8796286A JPS62245697A JP S62245697 A JPS62245697 A JP S62245697A JP 8796286 A JP8796286 A JP 8796286A JP 8796286 A JP8796286 A JP 8796286A JP S62245697 A JPS62245697 A JP S62245697A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- ceramic substrate
- overcoat
- printed
- wet type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims description 22
- 238000010304 firing Methods 0.000 claims description 10
- 238000007639 printing Methods 0.000 claims description 6
- 238000005476 soldering Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000740 bleeding effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はテレビ受信機等に用いられるチューナの厚膜基
板に係り、特に乾式１程の歩留向上に優れ、かつパター
ンの高集積化に好適な湿式多層セラミック基板に関する
。
板に係り、特に乾式１程の歩留向上に優れ、かつパター
ンの高集積化に好適な湿式多層セラミック基板に関する
。
従来の厚膜方式基板の一例として、未焼成のセラミック
基板上にこれまた未焼成の絶縁層及び、導体層を交互に
印刷積層後、焼成して形成さる、湿式多層セラミック基
板の断面図を第２図に示す。
基板上にこれまた未焼成の絶縁層及び、導体層を交互に
印刷積層後、焼成して形成さる、湿式多層セラミック基
板の断面図を第２図に示す。
ここで、１はセラミック基体、２ａ〜２ｄは絶縁層、３
ａ〜３ｃ、３ｄ□、３ｄ２，３ｅ、３ｆは導体層で、２
ｄ及び３ｅ〜３ｆは抵抗面に、その他は容量面にそれぞ
れ印刷されている。特に３ｄ□、３ｄ２は基板表面に形
成さる導体層で、半田付電極となる。４はしかるべき導
体層間を接続するためのピアホールで、ここでは３ａと
３ｃ、３ｄ１とを接続して、内蔵コンデンサの第１の電
極を、３ｂと３ｄ２とを接続して第２の電極を形成し。
ａ〜３ｃ、３ｄ□、３ｄ２，３ｅ、３ｆは導体層で、２
ｄ及び３ｅ〜３ｆは抵抗面に、その他は容量面にそれぞ
れ印刷されている。特に３ｄ□、３ｄ２は基板表面に形
成さる導体層で、半田付電極となる。４はしかるべき導
体層間を接続するためのピアホールで、ここでは３ａと
３ｃ、３ｄ１とを接続して、内蔵コンデンサの第１の電
極を、３ｂと３ｄ２とを接続して第２の電極を形成し。
内蔵コンデンサを構成している。また容量面と抵抗面の
導体層間の接続は、スルーホール５によって行おれる。
導体層間の接続は、スルーホール５によって行おれる。
８は挿入部品のリード等で、挿入穴６に挿入後、ディッ
プ等により、半田付電極３ｄ２に半田付され、半田フイ
シン１−１０が形成され、電気的、機械的に接続される
。９はチップコンデンサ等のチップ部品で半田付電極３
ｄ□に半田付される。また異電位電極３ｄ□と３ｄ、間
には、半田ブリッヂを防ぐために、オーバーコート１１
が印刷される。また７は印刷抵抗で、容量面の該当電極
からスルーホール５、及びピアホール４を介して導通せ
しめた導体層３ｆ間に、印刷形成される。ここで印刷抵
抗７及びオーバーコート１１はセラミック基体１に印刷
された絶縁層２ａ〜２ｄ及び３ａ〜３ｆの導体層を焼成
した後、印刷、乾燥される。従って、上記焼成時の基板
収縮率のバラツキ等により、オーバーコート１１と３ｄ
１゜３ｄ２の半田付電極との相対位置にずれが発生する
ので、半田付性を確保するために、第２図に示すように
オーバーコートは半田付電極３ｄ□、３ｄ２に対し控え
を設けて形成しなければならず、その全異電位電極３ｄ
１，３ｄ２との間隔を広くする必要があり、パターン設
計の高密度化、高集積化の障害となっていた。
プ等により、半田付電極３ｄ２に半田付され、半田フイ
シン１−１０が形成され、電気的、機械的に接続される
。９はチップコンデンサ等のチップ部品で半田付電極３
ｄ□に半田付される。また異電位電極３ｄ□と３ｄ、間
には、半田ブリッヂを防ぐために、オーバーコート１１
が印刷される。また７は印刷抵抗で、容量面の該当電極
からスルーホール５、及びピアホール４を介して導通せ
しめた導体層３ｆ間に、印刷形成される。ここで印刷抵
抗７及びオーバーコート１１はセラミック基体１に印刷
された絶縁層２ａ〜２ｄ及び３ａ〜３ｆの導体層を焼成
した後、印刷、乾燥される。従って、上記焼成時の基板
収縮率のバラツキ等により、オーバーコート１１と３ｄ
１゜３ｄ２の半田付電極との相対位置にずれが発生する
ので、半田付性を確保するために、第２図に示すように
オーバーコートは半田付電極３ｄ□、３ｄ２に対し控え
を設けて形成しなければならず、その全異電位電極３ｄ
１，３ｄ２との間隔を広くする必要があり、パターン設
計の高密度化、高集積化の障害となっていた。
なお、この種の基板として関連するものには、例えば、
実開昭６０−１８５７８号、同６０−１８５７９号公報
等が挙げられる。
実開昭６０−１８５７８号、同６０−１８５７９号公報
等が挙げられる。
上記従来技術は、基板最外層の半田付電極とその上に印
刷されるオーバーコートとの相対位置のずれの点につい
て配慮がされておらず、そのため、半田付電極の間隔を
大きくとらなければならず、パターンの高集積化の点に
問題があった。
刷されるオーバーコートとの相対位置のずれの点につい
て配慮がされておらず、そのため、半田付電極の間隔を
大きくとらなければならず、パターンの高集積化の点に
問題があった。
本発明の目的は小形で高密度化に有効な湿式多層セラミ
ック基板を提供することにある。
ック基板を提供することにある。
上記目的は、半田ブリッジを防ぐために、異電位間に形
成するオーバーコー１−とじて、湿式１程において未焼
成の絶縁層をさらに一層印刷後、一体焼成することによ
り、達成される。
成するオーバーコー１−とじて、湿式１程において未焼
成の絶縁層をさらに一層印刷後、一体焼成することによ
り、達成される。
半田付電極となる最上部の導体層上に、半田ブリッジを
防ぐためのオーバーコートとして、さらに一層、絶縁層
を印刷後、焼成することにより、上記２層の焼成時の収
縮率は同じため、相対位置のずれは大幅に軽減される。
防ぐためのオーバーコートとして、さらに一層、絶縁層
を印刷後、焼成することにより、上記２層の焼成時の収
縮率は同じため、相対位置のずれは大幅に軽減される。
以下、本発明の一実施例を第１図により説明する。
未焼成のセラミック基体１上に、未焼成の導体層３ａ〜
３ｃ、３ｄ□〜３ｄ２，３ｅ−３ｆ及び、これまた未焼
成の絶縁層２８〜２ｄを交互に印刷し、さらに異電位電
極となる最上部の導体層３ｄ□。
３ｃ、３ｄ□〜３ｄ２，３ｅ−３ｆ及び、これまた未焼
成の絶縁層２８〜２ｄを交互に印刷し、さらに異電位電
極となる最上部の導体層３ｄ□。
３ａ２間に、オーバーコートの代りに絶縁層２ｅを印刷
後、一体焼成する。
後、一体焼成する。
本実施例によれば、基板焼成時の収縮率のバラツキから
生じる半田付電極と半田ブリッジを防ぐためのいわゆる
オーバーコートとの相対位置のずれをなくすことができ
るので、異電位電極の間隔を狭くすることができ、その
分パターン設計上さらに高密度化、高集積化が可能とな
る。
生じる半田付電極と半田ブリッジを防ぐためのいわゆる
オーバーコートとの相対位置のずれをなくすことができ
るので、異電位電極の間隔を狭くすることができ、その
分パターン設計上さらに高密度化、高集積化が可能とな
る。
さらに、基板の最上層となる絶縁層２ｅを、例えば黒色
等に着色すれば、半田デイツプ後の半田付チェックの作
業性も向上する。
等に着色すれば、半田デイツプ後の半田付チェックの作
業性も向上する。
本発明によれば、基板焼成時の収縮率のバラツキによる
電極とオーバーコートとのずれをなくすことができるの
で、パターン設計上、高密度化が可能という効果がある
。
電極とオーバーコートとのずれをなくすことができるの
で、パターン設計上、高密度化が可能という効果がある
。
また、レジン系樹脂のオーバーコートを使用しないため
、比印刷体となる最上部の導体層の表面粗さ、あるいは
基板焼成時のソリ等に起因するオーバーコートの印刷、
ニジミや、印刷ずれも除去することができ、乾式１程の
歩留向上の効果がある。
、比印刷体となる最上部の導体層の表面粗さ、あるいは
基板焼成時のソリ等に起因するオーバーコートの印刷、
ニジミや、印刷ずれも除去することができ、乾式１程の
歩留向上の効果がある。
第１図は本発明による湿式多層セラミック基板の一実施
例を示す断面図、第２図は湿式多層セラミック基板の従
来例を示す断面図である。 １・・・セラミック基体、２ａ、２ｂ、２ｃ、２ｄ。
例を示す断面図、第２図は湿式多層セラミック基板の従
来例を示す断面図である。 １・・・セラミック基体、２ａ、２ｂ、２ｃ、２ｄ。
Claims (1)
- 【特許請求の範囲】 １、未焼成のセラミック基体上に、未焼成の導体層及び
絶縁層を交互に印刷後、一体焼成してなる湿式多層セラ
ミック基板において、最上層が絶縁層であることを特徴
とする湿式多層セラミック基板。 ２、特許請求の範囲第１項において、少なくとも最上層
となる絶縁層が黒色等に着色してあることを特徴とする
湿式多層セラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8796286A JPS62245697A (ja) | 1986-04-18 | 1986-04-18 | 湿式多層セラミツク基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8796286A JPS62245697A (ja) | 1986-04-18 | 1986-04-18 | 湿式多層セラミツク基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62245697A true JPS62245697A (ja) | 1987-10-26 |
Family
ID=13929484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8796286A Pending JPS62245697A (ja) | 1986-04-18 | 1986-04-18 | 湿式多層セラミツク基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62245697A (ja) |
-
1986
- 1986-04-18 JP JP8796286A patent/JPS62245697A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0632378B2 (ja) | 電子部品内蔵多層セラミック基板 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JPS62245697A (ja) | 湿式多層セラミツク基板 | |
| JPS63141388A (ja) | 厚膜回路基板の製造方法 | |
| JPS628040B2 (ja) | ||
| JPH0231797Y2 (ja) | ||
| JPS6225873Y2 (ja) | ||
| JP3136760B2 (ja) | チップ型３端子コンデンサ | |
| JPH02158194A (ja) | 多層セラミック回路基板 | |
| JP3423445B2 (ja) | 積層部品及びその製造方法 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JPS6043808A (ja) | 多層基板内蔵コンデンサ | |
| JPS6149491A (ja) | セラミツク多層配線基板 | |
| JPS6148996A (ja) | セラミツク多層配線基板の製造方法 | |
| JP2627625B2 (ja) | 積層集積回路 | |
| JPH0160959B2 (ja) | ||
| JPH0585068U (ja) | 多層プリント基板 | |
| JPS6096868U (ja) | プリント配線板 | |
| JPS59191764U (ja) | 湿式多層セラミツク基板 | |
| JPS6142990A (ja) | 厚膜印刷基板 | |
| JPS63228578A (ja) | 電子部品の基板搭載方法 | |
| JPS63141387A (ja) | 厚膜回路基板の製造方法 | |
| JPS59119787A (ja) | 集積回路基板における短絡防止法 | |
| JPS59191765U (ja) | 湿式多層セラミツク基板 | |
| JPS61156793A (ja) | 両面多層厚膜回路 |