JPS62245173A - 自動利得調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は自動利得調整回路に係り、特に例えばソーナー
装置（アクティブソーナーやパッシブソーナー）の受信
信号のように、ダイナミックレンジの広い受信信号の背
景雑音レベルを均一にするための自動利得調整回路に関
する。

（従来の技術） 周知のように、この種の自動利得調整回路は、検波処理
前の受信信号が入力される場合と検波処理後の受信信号
が入力される場合とがあり、前者の場合の自動利得調整
回路としては例えば第４図に示すものが知られている。

第４図において、この自動利得調整回路は乗算回路１と
、検波回路２と、積分回路３と、逆数演算回路４と、乗
算回路５と、定数設定回路６とで構成される。

ソーナー装置がアクティブソーナーである場合には、受
信信号はレベル変動の大きな背景雑音と目標物で反射し
た反射信号が混合したものである。

ここに、反射信号は送信パルス状音波のパルス幅に依存
した幅、即ち時間軸上で推定できる幅を有する信号であ
る。一方、パッシブソーナーは受信信号の周波数分析を
行い所定周波数成分の信号を放射する目標物を検出する
ものであるから、この場合の受信信号はレベル変動の大
きな背景雑音と目標物が放射する所定周波数成分の信号
、即ち周波数軸上で推定できる幅を有する信号とが混合
したものとなる。

入力端子Ｔ１には、検波処理前のこのような受信信号、
即ち、レベル変動の大きな背景雑音と時間軸上または周
波数軸上で推定できる幅を有する所望の信号とが混合し
た入力信号が印加され、この入力信号は乗算回路１と検
波回路２とへそれぞれ入力する。そして、検波回路２で
検波した信号をアクティブソーナーの場合においては送
信パルス幅の約４倍程度の時定数をもつ積分回路３で債
介し、逆数演算回路４で積分出力の逆数をとる。

この逆数信号に、出力端子Ｔ２の出力信号レベルを決定
するために定数設定回路６が出力する定数を乗算回路５
で掛は合せる０次いで、この乗算回路５の出力と前記入
力信号を乗算回路１で掛は合せ、出力端子Ｔ２に背景雑
音レベルを均一化した出力信号が得られる。

（発明が解決しようとする問題点） しかしながら、このような従来の自動利得調整回路にあ
っては、第５図に示すような信号が入力端子に加わった
場合、積分回路の積分動作がパルス信号の影響を受ける
ことになり、第６図に示すように、出力端子における出
力レベルはパルス信号が積分区間に含まれる間はパルス
信号のレベルに比例し、パルス信号の終端以後では低下
するという問題点がある。

本発明は従来の上記事情に鑑みてなされたもので、その
目的は、パルス信号の影響を受けることがない積分出力
を検出できるようにし、もってパルス信号の終端以後の
レベル低下を防止し、ダイナミックレンジの広い雑音レ
ベルを均一にできる自動利得調整回路を提供することに
ある。

（問題点を解決するための手段） 前記目的を達成するために、本発明の自動利得調整回路
は次の如き構成を有する。

即ち、本発明の自動利得調整回路は、レベル変動の大き
な背景雑音と時間軸上または周波数軸上で推定できる幅
を有する所望の信号とが混合した入力信号（検波処理前
または検波処理後のいずれか一方の信号）を前記推定で
きる幅宛の時間遅延または周波数シフトを行う第１の回
路と；　前記いずれか一方の入力信号（検波処理前であ
れば検波処理を受けた信号）が並列に入力される少なく
とも３つの回路からなり、一つ・は該信号を前記推定で
きる幅で積分し、他の一つは該信号を前記推定できる幅
の時間遅延または周波数シフトをした後前記推定できる
幅で積分し、さらに池の一つは該信号を前記推定できる
幅の２倍で時間遅延または周波数シフトをした後前記推
定できる幅で積分し、これら３つの積分出力信号を発す
る第２の回路と；　前記３つの積分出力信号の中から最
小の値の信号を検出する最小値検出回路と；　この最小
値検出回路の出力信号を受けて逆数信号を形成する逆数
演算回路と；　前記第１の回路の出力信号と前記逆数信
号とを乗算する乗算回路と；　で構成したことを特徴と
する。

（作　用） 次に、前記構成を有する本発明の自動利得調整回路の作
用を説明する。

この自動利得調整回路への入力信号は、レベル変動の大
きな背景雑音と時間軸上または周波数軸上で推定できる
幅を有する所望の信号とが混合した入力信号（検波処理
前または検波処理後のいずれか一方の信号）であるが、
この入力信号は第１の回路と第２の回路へそれぞれ入力
する。

第１の回路は入力信号を前記推定できる幅宛の時間遅延
または周波数シフトを行い、それを乗算回路の一方の入
力へ送出する。

一方、第２の回路は、前記いずれか一方の入力信号（検
波処理前であれば検波処理を受けた信号）が並列に入力
される少なくとも３つの回路からなり、一つは該信号を
前記推定できる幅で積分し、池の一つは該信号を前記推
定できる幅の時間遅延または周波数シフトをした後前記
推定できる幅で積分し、さらに他の一つは該信号を前記
推定できる幅の２倍で時間遅延または周波数シフトをし
た後前記推定できる幅で積分し、これら３つの積分出力
信号を発し、最小値検出回路は前記３つの積分出力信号
の中から最小の値の信号を検出し、逆数演算回路はこの
検出最小値信号の逆数信号を形成してそれを乗算回路の
他方の入力へ送出する。

ここに、入力信号に推定できる幅を有する所望信号が含
まれている場合、第２の回路の３つの積分出力の中、少
なくとも１つの積分出力は所望信号の影響を受けないも
のである。それ故、−乗算回路の出力には所望信号の前
後において、レベルが揃った信号が得られる。

このように、本発明の自動利得調整回路によれば、所望
信号の影響を受けない積分出力を検出するようにしたの
で、所望信号を劣化させることなく、所望信号の前後の
背景雑音レベルを均一に揃えることができる。

（実　施　例） 以下、本発明の好適な実施例を図面を参照して説明する
。第１図は本発明の一実施例を示すブロック構成図であ
る。なお、第４図で示した従来回路と同一機能部分には
同一符号を付し、その説明を省略する。

この自動利得調整回路は、入力端子Ｔ１と乗算回路１間
に第１の回路としての遅延回路（またはシフト回路）１
２を設け、かつ検波回路２と逆数演算回路４間に第２の
回路１３と最小値検出回路１１を直列接続して設けであ
る。

第２の回路１３は検波回路２の出力が並列に入力する積
分回路３、遅延回路くまたはシフト回路）７、および遅
延回路（またはシフト回路）８と、遅延回路（またはシ
フト回路）７と同８の出力側にそれぞれ設けた積分回路
９、同１０とからなり。

３つの積分出力が並列に最小値検出回路１１へ入力する
ようになっている。

入力端子Ｔ□に印加される入力信号は、従来と同様に、
レベル変動の大きな背景雑音と時間軸上または周波数軸
上で推定できる幅を有する所望の信号とが混合した信号
であり、また検波処理前の信号である。

遅延回路（またはシフト回路）７、同１２は、ソーナー
装置を例にすると、アクティブソーナーは時間軸上で信
号を扱うため所望信号のパルス幅に相当する積分区間宛
の遅延を加えることになり。

パッシブソーナーの周波数分析結果は周波数軸上で信号
を扱うため所望信号の周波数帯域幅に相当する積分区間
宛の周波数シフトを加えることになる。

また、遅延回路（またはシフト回路）８は、所望信号の
１積分区間の２倍の時間遅延または周波数シフトする以
外は遅延回路（またはシフト回路）７、同１２と同じ動
作を行う。

そして、積分回路３、同９、同１０は、ソーナー装置を
例にすると、アクテイブソーナーでは目標からの反響受
信信号のパルス幅相当の積分区間で積分する役目を果す
。

その結果、第２の回路１３の３つの積分出力の出力タイ
ミングは、第２図に示すように、各出力点Ａ、Ｂ、Ｃの
出力タイミングは所望信号の積分区間に相当する時間で
連続的につながっている。

したがって、アクティブソーナーを例にすると、目標か
らの反響受信信号は第２図の３つの内のいずれか１つの
中に含まれるか、あるいは３つの内。

のいずれかの２つにまたがるかの場合であり、それ以外
には考えられない。

そこで、最小値検出回路１１において、３人力の信号の
中から最小値をもつものを検出することにより、目標か
らの反響受信信号（パルス信号）の影響を受けることが
ない積分出力を検出することができることになる。

斯くして、遅延回路（またはシフト回路）１２は乗算回
路１における乗算タイミングを調整し、第３図に示すよ
うに、背景雑音が均一化された出力信号が得られる。

（発明の効果） 以上詳述したように、本発明の自動利得調整回路によれ
ば、レベル変動の大きな背景雑音と時間軸上または周波
数軸上で推定できる幅を有する所望の信号とが混合した
入力端信号に対し、一系統は推定できる幅の積分区間で
積分し、他の一系統は推定できる幅の積分区間相当の時
間遅延または周波数シフトをした後推定できる幅の積分
区間で積分し、さらに他の一系統は推定できる幅の積分
区間相当の２倍の時間遅延または周波数シフトをした後
推定できる幅の積分区間で積分し、この３系統の積分出
力信号の中から最小の値の信号を検出することにより所
望信号の影響を受けることがない積分出力を得、この信
号を用いて入力信号の利得を自動的に調整するようにし
たので、所望の信号は劣下させることなく、背景雑音を
均一にできるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明の第２の回路の積分出力タイミングを示す図、第
３図は本発明を実施した場合の出力波形の例を示す図、
第４図は従来用いられている回路の例を示す図、第５図
はアクティブソーナーにおける入力信号の例を示す図、
第６図は第５図に示した入力信号に対する従来回路の出
力波形の例を示す。 １・・・・・・乗算回路、　２・・・・・・検波回路、
　３・・・・・・積分回路、　４・・・・・・逆数演算
回路、　５・・・・・・乗算回路、　６・・・・・・°
定数設定回路、　７・・・・・・遅延回路またはシフト
回路、　８・・・・・・遅延回路またはシフト回路、　
９・・・・・・積分回路、１ｏ・・・・・・積分回路、
１１・・・・・・最小値検出回路、　１２・・・・・・
遅延回路またはシフト回路、　１３・・・・・・第２の
回路。 代理人　弁理士　　八　幡　　義　薄 力＄２／１回玲 本先所／１１對利搏諷襞回陪の請戊例 第　／　図 第２９回路／）３つの→今虞勿タイミング第　２　図 武力液形 第３　図

Claims (1)

【特許請求の範囲】
1. レベル変動の大きな背景雑音と時間軸上または周波数軸
   上で推定できる幅を有する所望の信号とが混合した入力
   信号（検波処理前または検波処理後のいずれか一方の信
   号）を前記推定できる幅宛の時間遅延または周波数シフ
   トを行う第１の回路と；前記いずれか一方の入力信号（
   検波処理前であれば検波処理を受けた信号）が並列に入
   力される少なくとも３つの回路からなり、一つは該信号
   を前記推定できる幅で積分し、他の一つは該信号を前記
   推定できる幅の時間遅延または周波数シフトをした後前
   記推定できる幅で積分し、さらに他の一つは該信号を前
   記推定できる幅の２倍で時間遅延または周波数シフトを
   した後前記推定できる幅で積分し、これら３つの積分出
   力信号を発する第２の回路と；前記３つの積分出力信号
   の中から最小の値の信号を検出する最小値検出回路と；
   この最小値検出回路の出力信号を受けて逆数信号を形成
   する逆数演算回路と；前記第１の回路の出力信号と前記
   逆数信号とを乗算する乗算回路と；で構成したことを特
   徴とする自動利得調整回路。