JPS62241368A - Mos型ダイナミツクram - Google Patents
Mos型ダイナミツクramInfo
- Publication number
- JPS62241368A JPS62241368A JP61083629A JP8362986A JPS62241368A JP S62241368 A JPS62241368 A JP S62241368A JP 61083629 A JP61083629 A JP 61083629A JP 8362986 A JP8362986 A JP 8362986A JP S62241368 A JPS62241368 A JP S62241368A
- Authority
- JP
- Japan
- Prior art keywords
- dynamic ram
- type dynamic
- trench
- mos type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
不発明はMO3型ダイナミックRAMのセル構造に関す
る。
る。
本発明はMOS型ダイナミックRAMに関し、sta!
i板にはトレンチが形成され、該トレンチ内にキャパシ
ター領域とトランスファー領域とが形成されて成る事を
t#徴とする。
i板にはトレンチが形成され、該トレンチ内にキャパシ
ター領域とトランスファー領域とが形成されて成る事を
t#徴とする。
従来、MOS型ダイナミックRAMは第2図に示す如き
ラテラルDRAM構造を用いるのが通例であった。すな
わち、81基板11の表面には、フィールド酸化膜18
、酸化膜12と多結晶siよシなる蓄積電極15とによ
りキャパシター領域を形成し、酸化1A14と多結晶f
91よシなるゲート電4ii15及びチタンシリサイド
よシなる金t4電極16よシトランスファー領域な形成
し、拡散層17にJニジ電荷のやりとシを行なう、メモ
リ信号人・出力領域を形成するのが通例であった。
ラテラルDRAM構造を用いるのが通例であった。すな
わち、81基板11の表面には、フィールド酸化膜18
、酸化膜12と多結晶siよシなる蓄積電極15とによ
りキャパシター領域を形成し、酸化1A14と多結晶f
91よシなるゲート電4ii15及びチタンシリサイド
よシなる金t4電極16よシトランスファー領域な形成
し、拡散層17にJニジ電荷のやりとシを行なう、メモ
リ信号人・出力領域を形成するのが通例であった。
しかし、上記従来技術によると、MOS型ダイナミック
RAMのキャパシター領域及びトランスファー領域がラ
テラルに形成される為、集積度を上げる事が困難である
という問題点かあつ1こ。
RAMのキャパシター領域及びトランスファー領域がラ
テラルに形成される為、集積度を上げる事が困難である
という問題点かあつ1こ。
本発明は、かかる従来技術の問題点をなくし、極めて高
集積のMO3型ダイナミックRAMを可能にするセル構
造を提供する事な目的とする。
集積のMO3型ダイナミックRAMを可能にするセル構
造を提供する事な目的とする。
上記問題点を解決するために、本発明は、W1O8型ダ
イナミックRAMに関し、81基板にトレンチを形成し
、該トレンチ内にキャパシター領域とトランスファー領
域とを形成する手段をとる。
イナミックRAMに関し、81基板にトレンチを形成し
、該トレンチ内にキャパシター領域とトランスファー領
域とを形成する手段をとる。
MOS型ダイナミックRAMに於て、Si基板に形成さ
れたトレンチ内にキャパシター領域とトランスファー領
域とが形成される事により、基本セルが三次元的に配置
される作用が生じ、従来のラテラルDRAMKPける二
次元配置よシ、より高集積に出来る作用が生じる。
れたトレンチ内にキャパシター領域とトランスファー領
域とが形成される事により、基本セルが三次元的に配置
される作用が生じ、従来のラテラルDRAMKPける二
次元配置よシ、より高集積に出来る作用が生じる。
以下、実施列により本発明を詳述する。
第1図は本発明の実施例を示すMOS型トレンチDRA
Mのセルの断面構造である。すなわち、Si基板1には
トレンチ((#)が形成され、該溝内に酸化膜2と多結
晶Stよりなる蓄積′成極3よυなるキャパシター領域
と、その上に、酸化膜4と多結晶81よシなるゲート電
極5及びチタンシリサイドよりなる金W411[m6が
形成され、Si基板18表面に拡散層7を形成し、電荷
のやりとりを行なうメモリ1号人・出力領域を形成して
成る。
Mのセルの断面構造である。すなわち、Si基板1には
トレンチ((#)が形成され、該溝内に酸化膜2と多結
晶Stよりなる蓄積′成極3よυなるキャパシター領域
と、その上に、酸化膜4と多結晶81よシなるゲート電
極5及びチタンシリサイドよりなる金W411[m6が
形成され、Si基板18表面に拡散層7を形成し、電荷
のやりとりを行なうメモリ1号人・出力領域を形成して
成る。
本発明のRD<、Mos型ダ型ダイラミックRAM本セ
ルであるキャパシター領域とトランスファー領域を1つ
のトレンチ内に三次元的に配する事に工り極めて高集積
のMOS型ダイナミックRAMを提供できる幼果がある
。
ルであるキャパシター領域とトランスファー領域を1つ
のトレンチ内に三次元的に配する事に工り極めて高集積
のMOS型ダイナミックRAMを提供できる幼果がある
。
・L1図は本発明の一実施例を示すMOS型ダイナミッ
クRAMの基本セルのトレンチoRAMd造の断面図を
示し、第2図は従来技術によるラテラルD RA M
+lt造の断面図を示す。 1.11・・・・・・・・・・・・・・・・・・・・・
si基板2.4,12.14・・・・・・酸化膜5、1
5・・・・・・・・・・・・・・・・・・・・・ゲート
を極6.16・・・・・・・・・・・・・・・・・・・
・・金稿′成極7.17・・・・・・・・・・・・・・
・・・・・・・拡散層18・・・・・・・・・・・・・
・・・・・・・・・・・フィールド酸化膜。 以上
クRAMの基本セルのトレンチoRAMd造の断面図を
示し、第2図は従来技術によるラテラルD RA M
+lt造の断面図を示す。 1.11・・・・・・・・・・・・・・・・・・・・・
si基板2.4,12.14・・・・・・酸化膜5、1
5・・・・・・・・・・・・・・・・・・・・・ゲート
を極6.16・・・・・・・・・・・・・・・・・・・
・・金稿′成極7.17・・・・・・・・・・・・・・
・・・・・・・拡散層18・・・・・・・・・・・・・
・・・・・・・・・・・フィールド酸化膜。 以上
Claims (1)
- Si基板にはトレンチ(溝堀り構造)が形成されており
、該トレンチ内にキャパシター(電荷蓄積)領域とトラ
ンスファー(電荷転送)領域とが形成されて成る事を特
徴とするMOS型ダイナミックRAM。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61083629A JPS62241368A (ja) | 1986-04-11 | 1986-04-11 | Mos型ダイナミツクram |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61083629A JPS62241368A (ja) | 1986-04-11 | 1986-04-11 | Mos型ダイナミツクram |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62241368A true JPS62241368A (ja) | 1987-10-22 |
Family
ID=13807761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61083629A Pending JPS62241368A (ja) | 1986-04-11 | 1986-04-11 | Mos型ダイナミツクram |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62241368A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS583269A (ja) * | 1981-06-30 | 1983-01-10 | Fujitsu Ltd | 縦型mosダイナミツクメモリ−セル |
JPS61174670A (ja) * | 1984-10-31 | 1986-08-06 | テキサス インスツルメンツ インコ−ポレイテツド | Dramセルおよびその製作方法 |
-
1986
- 1986-04-11 JP JP61083629A patent/JPS62241368A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS583269A (ja) * | 1981-06-30 | 1983-01-10 | Fujitsu Ltd | 縦型mosダイナミツクメモリ−セル |
JPS61174670A (ja) * | 1984-10-31 | 1986-08-06 | テキサス インスツルメンツ インコ−ポレイテツド | Dramセルおよびその製作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61135151A (ja) | 半導体記憶装置 | |
JPS63234554A (ja) | 半導体装置の製造方法 | |
JPS6014462A (ja) | 半導体メモリ素子 | |
JPH0262073A (ja) | 半導体記憶装置 | |
JPS62241368A (ja) | Mos型ダイナミツクram | |
JPS6410948B2 (ja) | ||
JPS62137863A (ja) | 半導体メモリ装置 | |
JPS61105868A (ja) | 半導体装置 | |
JPS63219154A (ja) | 半導体装置 | |
JPS62200758A (ja) | 半導体記憶装置 | |
JPS61289657A (ja) | 半導体記憶装置 | |
JPS6182459A (ja) | 半導体記憶装置 | |
JPS636868A (ja) | メモリ装置 | |
JPS6425461A (en) | Semiconductor memory cell and manufacture thereof | |
JPS62133755A (ja) | 半導体装置 | |
JPS583270A (ja) | 半導体記憶装置 | |
JPH0382079A (ja) | 半導体記憶装置のメモリーセル | |
JPS63148A (ja) | 半導体装置 | |
KR100356786B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
JPS6349390B2 (ja) | ||
JPH04137759A (ja) | 半導体記憶装置 | |
JPS6112058A (ja) | 半導体装置 | |
JPS6223157A (ja) | 固体撮像装置 | |
JPH0323663A (ja) | 半導体記憶装置 | |
JPH01164063A (ja) | 半導体記憶装置 |