JPH0323663A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利川分野〕 この発明は、情報ｒｉ稙用の容量とＭＩＳ型トランジス
タとからなる半導体記憶装置に関するものである． 〔従来の技術〕 近年、情報蓄積用の容量とＭＩＳ｝ランジスタとからな
る半導体記憶装置は、その記憶容量の増大のために、大
規模・高集積化の方向にある．このような容量とＭｉｓ
｝ランジスタとからなる半導体記憶装置の大規模・高集
積化を実現する構造として、容置を半導体基板の表面か
ら内部に向けて形成された細孔内に作り込む構造（以下
、トレンチ型容量という）が提案されている．以下、ト
レンチ型容量を有する従来の半導体記憶装置について説
明する． 第６図に従来のトレンチ型容量を有する半導体記憶装置
の断面図を示す．第６図において、ｌはＰ型シリコンで
構成された半導体基板、２は半導体基板１の表面から内
部に向けて形成された細孔、３は半導体基板１および細
孔２の内壁の表面に選択的に形成されたＮ型の不純物拡
散層、４は不純物拡散層３を含む半導体基板１および細
孔２の内壁の表面全域に形成された絶縁膜、５はＭｉｓ
型トランジスタのゲート電極、６は容量電極、７はソー
ス電極である。

上記従来の半導体記憶装置の構造上の特徴は、半導体基
板１中に細孔２を穿ち、この細孔２の内壁の表面を容量
として用いることにある．このようにすれば、基板表面
の平面部を容量として用いるよりも、小さな開口部の面
積で同等か、それ以上の容量を得ることができる。

〔発明が解決しようとする課題〕

上記のトレンチ型容量の構造では、細孔２の内壁の不純
物拡散層３を、一方の容量電極として用いているが、こ
の不純物拡散Ｎ３を薄く均一に形或することが、細孔２
が深くなるにつれて困難となる．また、この不純物拡散
層３から半導体基板１の内部へ広がる空乏層と隣接した
他の容量の細孔の内壁の不純物拡散層の周囲の空乏層と
の距離が、半導体記憶装置が微細化されるにつれて小さ
くなり、隣接した容量間で電荷が漏洩して記ｆ！情報が
破壊されるおそれがある。

これらの問題点が生し、今後の半導体記憶装置の微細化
・高集積化に対応することができない。

したがって、この発明の目的は、微細化・高集積化を図
ることができる半導体記憶装置を提供することである。

〔課題を解決するための手段〕

請求項《１》の記載の半導体記憶装置は、情報蓄積用の
容量を、半導体基板の主表面上に形成され表面から半導
体基板の主表面に向けて形成された細孔を有する第１の
絶縁膜と、細孔の内壁表面上に順に積層して形成された
第１の容量電極．第２の絶縁膜および第２の容量電極と
で構成している。

請求項《２》記載の半導体記憶装置は、情報Ｍ積用の容
量を、半導体基板の主表面上に第ｌの絶縁膜を介して形
成され表面から半導体基板の主表面に向けて形成された
細孔を有する導電性膜と、細孔の内壁表面上に順に積層
して形成された第２の絶縁膜および容Ｍ電極とで構成し
ている．〔作　　　用〕 請求項ｉｌｌ記載の構成によれば、情報蓄積用の容量を
絶縁膜中の細孔の内部に作り込むため、各容量が近接し
ても各容量間には絶縁膜が介在し、隣接した容量間での
電荷の漏洩はない．したがって、記憶内容が破壊するこ
とはない。

請求項（２）記載の構成によれば、情報蓄積用の容量を
容量電極の一つとして一定電位に保たれている導電性膜
中の細孔の内部に作り込むため、各容量が近接しても各
容量間には導電性膜が介在し、隣接した容量間での電荷
の漏洩はない．したがって、記憶内容が破壊することは
ない。

〔実　施　例〕

以下、この発明の実施例を図面を参照しながら説明する
． この発明の半導体記憶装置には、容量を絶＆！膜中の細
孔の内部に作り込む場合と、容量を導電性膜中の細孔の
内部に作り込む場合とがある．第１図には容量を絶縁膜
中の細孔の内部に作り込む場合（第１の実施例）の概念
的な断面図を示し、第２図には容量をＲ電性膜中の細孔
の内部に作り込む場合゜（第２の実施例〉の概念的な断
面図を示す。

最初に、第１の実施例について第１図を参照して説明す
る．第１図において、ｌはＰ型またはＮ型の半導体基板
、３は半導体基仮ｌと逆の導電型の不純物拡散層、４は
絶縁膜、５はゲート電極、７．はソース電極である．１
３は半導体基板ｌの主表面上に形戒した厚い絶縁）漠、
１４は絶縁膜１４の表面から半導体基板ｌの主表面へ向
けて形成した細孔である．１５は一方の容ＬＩ′ＩＩ！
極、１６は容量形戒用の絶縁膜、ｌ７は他方の容量電極
であり、これらは細孔ｌ４の内壁表面上に順に積層し′
ζ形或している． ここで、第１図の実施例の半導体記憶装置について、製
造工程を第３図を参照しながら説明する。

まず、第３図（ａｌに示すように、半導体基板１上にゲ
ート絶縁膜ｌ１および導電性膜を形成し、フォトリソグ
ラフィ等の技術を用いてＭＩＳ型トランジスタのゲート
電極５を形成する．この後、イオン注入等の技術を用い
て選択的に半導体基板１と逆の導電型の不純物拡散層３
を形成する．ついで、第３図（ｂｌに示すように、ＣＶ
Ｄ法等の技術を用いて絶縁Ｍ４を形成し、フォトリソグ
ラフィ等の技術を用いて電極接続孔ｌ２を形成した後、
この電極接続孔１２にソース電極７を形或する． ついで、第３図（Ｃ）に示すように、ＣＶＤ法等により
半導体基板ｌの主表面上に厚い絶縁ＷＪ．１３を形成し
、フォトリソグラフィ等の技術を用いてドレイン側の不
純物拡散層３まで達する細孔１４を形戒する． ついで、第３図＋ｄｌに示すように、ＣＶＤ法およびフ
ォトリソグラフィ等の技術を用いてドレイン側の容量電
極ｌ５を形成し、熱酸化法等の技術により絶縁膜１６を
形成し、ＣＶＤ法およびフーオトリソグラフィ等の技術
により、もうひとつの容量電極１７を形或する．ここで
、ゲート電極５およびソース電極７には、通常多結晶シ
リコン，高融点金属，高融点金属シリサイド，またはそ
れらの積層膜等が用いられる。また、容量電極１５．１
７には多結晶シリコンが、ゲート絶縁膜ｌ１および厚い
絶縁膜ｌ３および容ｉｔ＠．極間のｗＡ縁膜１６には酸
化シリコン．窒化シリコン，またはそれらの複合膜が用
いられることが多い． 以上のようにして第１図に示した半導体記憶装置の構造
を実現することができる． この構造によると、情ｔＩＭ積用の容量の電極が絶縁膜
１３で分離されており、ＰＮ接合等を介してはいないの
で、各容量間が近接しても導通状態になって電荷の漏洩
が生じるおそれはない。したがって、記憶内容が破壊す
ることはない。

つぎに、第２の実施例について第２図を参照して説明す
る．第２図において、１は半導体基板、３は半導体基板
ｌと逆の導電型の不純物拡散層、４は絶縁膜、５はゲー
ト電極、７はソース電極である．２１は半導体基板ｌの
主表面上に形成した絶縁膜である．２２は絶縁１１１２
１の表面に形成した厚い導電性膜で一方の容量電極を兼
ね、一定電位（電源電位または接地電位〉に保持される
．１４は導電性膜２２の表面から半導体基板１の主表面
へ向けて形成した細孔である．２４は容量形戒用の絶縁
膜、２５は他方の容量電極であり、これらは細孔ｌ４の
内壁表面上に順に積層して形成している． ここで、第２図の実施例の半導体記憶装置について、製
造工程を第４図を参照しながら説明する．まず、第４図
＋ａ＋に示すように、半導体基仮１上にゲート絶縁膜１
ｌおよび導電性膜を形成し、フォトリソグラフィ等の技
術を用いてＭＩＳ型トランジスタのゲート電極５を形成
する．この後、イオン注入等の技術を用いて選択的に半
導体基板ｌと逆の導電型の不純物拡散層３を形成する．
ついで、第４図（ｂｌに示すように、ＣＶＤ法等の技術
を用いて絶縁膜４を形或し、フォトリソグラフィ等の技
術゛を用いて電極接続孔ｌ２を形成した後、′この電極
接続４１２にソース電極７を形成し、ソース電極７を絶
縁膜２ｌで被覆する．ついで、第４図（Ｃ）に示すよう
に、半導体基板ｌの全面を覆う厚い導電性膜２２を形成
した後、導電性膜２２の表面に絶縁膜２３を形成する．
ついで、第４図１ｄｌに示すように、フォトリソグラフ
ィ等の技術により細孔１４を形成し、細孔１４の内壁の
表面に絶縁Ｍ４２４を形成する．ついで、第４図ｔｅｌ
に示すように、Ｐ　Ｉ　Ｆ．等の手法を用いて、細孔ｌ
４の内壁表面に形成された絶縁膜２４の一部、ドレイン
側拡散層表面の絶縁膜２４を選択的に除去し、ドレイン
側拡散層に接続する容量電極２５をＣＶＤ法およびＲＩ
Ｅ等の手法を用いて細孔ｌ４の内部に形成する。ここで
、導電性膜２２が他方の容ｆｆｉ電極となる．また、ゲ
ート電極５およびソース電極７には、通常多結晶シリコ
ン．高融点金属，高融点金属シリサイド，またはそれら
の積層膜等が用いられる．また、導電性膜２２，容量電
極２５には多結晶シリコンが、ゲート絶縁膜１１．絶縁
膜４，絶縁膜２１，Ｉｆ！Ｉ縁膜２３および絶縁膜２４
には酸化シリコン．窒化シリコン，またはそれらの複合
膜が用いられることが多い． 以上のようにして第２図に示した半導体記憶装置の構造
を実現することができる． この構造によると、情報蓄積用の容量の電極が導電性膜
で分離されており、ＰＮ接合等を介していないので、各
容量間が近接しても導通状態になって電荷の漏洩が生じ
るおそれはない．したがって、記憶内容が破壊すること
はない．この場合、細孔ｌ４を形成する導電性膜２２を
一方の容Ｉｔ電極として兼用することができ、一層の微
細化を実現することができる． 第５図にこの発明の半導体記憧装置をマトリックス状に
配列した第３の実施例の平面図を示す．この第５図の半
導体記憶装置では、ソース電極７をデータ線とし、ゲー
ト電極５をワード線とする．また、１２はソース電極接
続孔、１４は容量を形成するための細孔である．このと
き、平行に並んだソースおよびドレイン間は電気的に分
離する必要があり、各間に分離帯３ｌを形處する．この
分離帯３ｌは、この上の絶縁膜を３０００λ以上に厚く
するか、あるいはこの部分に半導体基板１と同じ導電型
となる不純物を添加する等のいくつかの方法が考えられ
るが、本発明はその方法を限定するものではない． なお、ここでは、断面構造を示す２つの実施例と平面構
造を示す１つの実施例を示したが、本発明はこれらの実
施例に限定されるものではない．〔発明の効果〕 この発明の半導体記憶装置によれば、情報記憶用の容量
を半導体基板の主表面上に形成された絶縁膜または半導
体基板の主表面上に絶縁膜を介して形成された導電性膜
中の細孔の内部に作り込むことにより、情報を破壊する
ことなく微細化・高ａｍ化を可能とし、一層大規模で記
憶容量の大きな半導体記憶装置を実現することができる
．

【図面の簡単な説明】

第１図はこの発明の第１の実施例の半導体記憶装置の構
造を示す断面図、第２図はこの発明の第２の実施例の半
導体記憶装置の構造を示す断面図、第３図は第１図の半
導体記憶装置の製造工程を示す工程順断面図、第４図は
第２図の半導体記惚装置の製造工程を示す工程順断面図
、第５図はこの発明の第３の実施例の半導体記憶装置の
構造を示す平面図、第６図は半導体記憶装置の従来例を
示す断面図である． ｌ・・・半導体基板、３・・・不純物拡散層、４・・・
絶縁膜、″５・・・ゲート電極、７・・・ソース電極、
１３・・・絶縁膜、ｌ４・・・細孔、１５・・・容量電
粍、１６・・・絶緑膜、ｌ７・・・容量電極、２１・・
・絶縁膜、２２・・・導電性膜、２３．２４・・・絶ｌ
ｉ膜、２５・・・容量電極１１３図 ７５ ３ ３ ３　　１６　　１５　　　３ −３６２−

Claims (2)

【特許請求の範囲】
1. （１）情報蓄積用の容量とＭＩＳ型トランジスタとを含
   んで構成される半導体記憶装置において、前記容量を、
   半導体基板の主表面上に形成され表面から前記半導体基
   板の主表面に向けて形成された細孔を有する第１の絶縁
   膜と、前記細孔の内壁表面上に順に積層して形成された
   第１の容量電極、第２の絶縁膜および第２の容量電極と
   で構成したことを特徴とする半導体記憶装置。
2. （２）情報蓄積用の容量とＭＩＳ型トランジスタとを含
   んで構成される半導体記憶装置において、前記容量を、
   半導体基板の主表面上に第１の絶縁膜を介して形成され
   表面から前記半導体基板の主表面に向けて形成された細
   孔を有する導電性膜と、前記細孔の内壁表面上に順に積
   層して形成された第２の絶縁膜および容量電極とで構成
   したことを特徴とする半導体記憶装置。