JPS62239857A - 半導体基板に集積化可能な直流電圧逓倍器 - Google Patents
半導体基板に集積化可能な直流電圧逓倍器Info
- Publication number
- JPS62239857A JPS62239857A JP62083682A JP8368287A JPS62239857A JP S62239857 A JPS62239857 A JP S62239857A JP 62083682 A JP62083682 A JP 62083682A JP 8368287 A JP8368287 A JP 8368287A JP S62239857 A JPS62239857 A JP S62239857A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- transistor
- voltage multiplier
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims description 40
- 239000004065 semiconductor Substances 0.000 title description 14
- 239000003990 capacitor Substances 0.000 claims description 36
- 230000000694 effects Effects 0.000 claims description 2
- 238000007599 discharging Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K2017/307—Modifications for providing a predetermined threshold before switching circuits simulating a diode, e.g. threshold zero
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体基板上に集積化可能な直流電圧逓倍器
に関するものである。本発明は特に、半導体基板上のパ
ワートランジスタの制御に使用される。
に関するものである。本発明は特に、半導体基板上のパ
ワートランジスタの制御に使用される。
従来の技術
エレクトロニクスが産業のあらゆる分野にますます応用
されるようになっているため、それにともなって接続用
電気ケーブルも長くなっている。
されるようになっているため、それにともなって接続用
電気ケーブルも長くなっている。
特に自動車においては、各付属品を接続する電気ケーブ
ルがますます複雑になり、各付属品は個々に制御される
ような状態になっている。一般に、電気ケーブルは、複
数の電線からなる東の形状であり、近年ますます太くな
っている。このため、一旦電気ケーブルを配線してしま
うと検査したり修理したつがほとんど不可能である。こ
の問題に対する解決法は、多重方式にすることである。
ルがますます複雑になり、各付属品は個々に制御される
ような状態になっている。一般に、電気ケーブルは、複
数の電線からなる東の形状であり、近年ますます太くな
っている。このため、一旦電気ケーブルを配線してしま
うと検査したり修理したつがほとんど不可能である。こ
の問題に対する解決法は、多重方式にすることである。
各付属品は自身に関する情報を見分けることができるの
で、全付属品を同一の制御線に接続することが可能であ
る。このような多重方式にすることは、同一の基板上に
パワートランジスタと制御用論理回路を設置することを
意味する。自動車の電子システムをこの新しい方式にし
た場合の問題点のひとつは、パワートランジスタを負荷
と直列に制御する点である。特に、パワートランジスタ
がＶＤＭＯ３型トランジスタ（縦型拡散チャネル電界効
果トランジスタ）の場合には、このトランジスタを導通
させるためにはゲートに、ソースとドレイン間の電圧よ
りも大きな電圧を印加する必要がある。ＶＤ ＭＯＳ
トランジスタとその負荷はバッテリーに直接接続される
ため、このバッテリーの電圧よりも大きな直流電圧が必
要である。自動車に別の直流電圧源を備え付けることは
望ましくないので、直流電圧逓倍器を用いることになる
。
で、全付属品を同一の制御線に接続することが可能であ
る。このような多重方式にすることは、同一の基板上に
パワートランジスタと制御用論理回路を設置することを
意味する。自動車の電子システムをこの新しい方式にし
た場合の問題点のひとつは、パワートランジスタを負荷
と直列に制御する点である。特に、パワートランジスタ
がＶＤＭＯ３型トランジスタ（縦型拡散チャネル電界効
果トランジスタ）の場合には、このトランジスタを導通
させるためにはゲートに、ソースとドレイン間の電圧よ
りも大きな電圧を印加する必要がある。ＶＤ ＭＯＳ
トランジスタとその負荷はバッテリーに直接接続される
ため、このバッテリーの電圧よりも大きな直流電圧が必
要である。自動車に別の直流電圧源を備え付けることは
望ましくないので、直流電圧逓倍器を用いることになる
。
発明が解決しようとする問題点
タロツク信号によりキャパシタを充放電させるタイプの
直流電圧逓倍器が従来から知られている。
直流電圧逓倍器が従来から知られている。
このタイプの直流電圧逓倍器は少なくとも２つのダイオ
ードを備えており、ディスクリート素子で構成されてい
る。このため、接続線が必要とされる。接続線はできる
だけ使用しないことが望ましいため、直流電圧逓倍器を
ＶＤ ＭＯＳトランジスタが形成されているのと同じ
基板上に集積化する必要がある。製作を簡単にするため
、ＶＤ ＭＯＳトランジスタの制御用論理回路をこの
ＶＤＭＯＳトランジスタのドレインとして機能している
基板に直接形成することが望ましい。この場合、ＶＤ
ＭＯＳトランジスタを形成している領域と論理回路領
域間には特に絶縁を施すことはない。
ードを備えており、ディスクリート素子で構成されてい
る。このため、接続線が必要とされる。接続線はできる
だけ使用しないことが望ましいため、直流電圧逓倍器を
ＶＤ ＭＯＳトランジスタが形成されているのと同じ
基板上に集積化する必要がある。製作を簡単にするため
、ＶＤ ＭＯＳトランジスタの制御用論理回路をこの
ＶＤＭＯＳトランジスタのドレインとして機能している
基板に直接形成することが望ましい。この場合、ＶＤ
ＭＯＳトランジスタを形成している領域と論理回路領
域間には特に絶縁を施すことはない。
このようにすると、ＶＤ ＭＯＳトランジスタを形成す
るのに行う拡散操作を利用して基板上に先に述べたダイ
オードを集積化することができる。
るのに行う拡散操作を利用して基板上に先に述べたダイ
オードを集積化することができる。
例えば基板がＮ型であるとすると、（ＶＤ ＭＯＳの
チャネルを形成するために）Ｐ型領域を拡散により形成
する操作を利用して不純物を打込みＰ型ウェルを形成し
て、ダイオードのアノードを形成することができる。こ
の場合、ＶＤＭＯ３）ランジスクのソースを形成するの
に必要となるＮ型不純物の拡散を利用してＰ型ウェルに
不純物を打込みＮ型領域を形成して、ダイオードのカソ
ードとすることができる。この解決法は魅力的己思える
が、実現不可能である。実際、ＶＤ ＭＯＳトランジ
スタのゲートにバッテリーの電圧よりも大きな電圧を印
加することは不可能である。というのは、ダイオードの
Ｐ型ウェルと、バッテリーの電位と同電位になるＮ型基
板との間に接合部が形成されるからである。この問題に
対するひとつの解決法は、このようにして形成したダイ
オードを基板と絶縁させることである。絶縁のためには
、ＶＤ ＭＯＳトランジスタを形成するのと同時にしか
行いえない特殊な操作（例えば埋込み層の形成、ガード
リングの形成）が必要とされる。このように操作が余分
に加わると、半導体装置の製造原価がきわめて高くなる
。
チャネルを形成するために）Ｐ型領域を拡散により形成
する操作を利用して不純物を打込みＰ型ウェルを形成し
て、ダイオードのアノードを形成することができる。こ
の場合、ＶＤＭＯ３）ランジスクのソースを形成するの
に必要となるＮ型不純物の拡散を利用してＰ型ウェルに
不純物を打込みＮ型領域を形成して、ダイオードのカソ
ードとすることができる。この解決法は魅力的己思える
が、実現不可能である。実際、ＶＤ ＭＯＳトランジ
スタのゲートにバッテリーの電圧よりも大きな電圧を印
加することは不可能である。というのは、ダイオードの
Ｐ型ウェルと、バッテリーの電位と同電位になるＮ型基
板との間に接合部が形成されるからである。この問題に
対するひとつの解決法は、このようにして形成したダイ
オードを基板と絶縁させることである。絶縁のためには
、ＶＤ ＭＯＳトランジスタを形成するのと同時にしか
行いえない特殊な操作（例えば埋込み層の形成、ガード
リングの形成）が必要とされる。このように操作が余分
に加わると、半導体装置の製造原価がきわめて高くなる
。
そこで、本発明は、上記の問題点を解決した半導体基板
に集積化可能な直流電圧逓倍器を提供せんとするもので
ある。
に集積化可能な直流電圧逓倍器を提供せんとするもので
ある。
問題点を解決するだめの手段
本発明によるならば、ＶＤ ＭＯＳトランジスタのゲ
ートに接続されるダイオードの代わりにデプレッション
型のＭＯＳトランジスタから形成した抵抗を使用し、ク
ロック信号のパルス比を変えてこの抵抗に従来の直流電
圧逓倍器のダイオードの機能をもたせる。
ートに接続されるダイオードの代わりにデプレッション
型のＭＯＳトランジスタから形成した抵抗を使用し、ク
ロック信号のパルス比を変えてこの抵抗に従来の直流電
圧逓倍器のダイオードの機能をもたせる。
本発明の直流電圧逓倍器は、特に半導体構造に関する問
題点を解決するために考案されたものである。しかし、
本発明による新しい構造は、従来の構造が適当でない場
合にも応用できる可能性がある。
題点を解決するために考案されたものである。しかし、
本発明による新しい構造は、従来の構造が適当でない場
合にも応用できる可能性がある。
詳述するならば、本発明によれば、クロック信号により
制御されて、キャパシタの充放電を行って電圧を逓倍さ
せる形式のセルを備え、所定の値の入力容量を有する回
路に制御信号を出力するようになされた、基準点に対し
て所定の値の直流電圧を発生する直流電圧逓倍器であっ
て、−上記クロック信号に従って上記キャパシタの第１
の電極を基準点と等しい電位にする電子手段と、 −該キャパシタの第２の電極に接続され、上記所定の直
流電圧値の効果により上記キャパシタの第１の電極の電
位が基準点の電位と等しくなったときに充電電流を通過
させるダイオードと−さらに、上記ダイオードと上記キ
ャパシタの接続点と制御すべき上記回路とを接続する抵
抗を備え、 上記クロック信号は、上記キャパシタの充電時間が該キ
ャパシタの放電時間よりも短くなるパルス比を有するこ
とを特徴とする直流電圧逓倍器が提供される。
制御されて、キャパシタの充放電を行って電圧を逓倍さ
せる形式のセルを備え、所定の値の入力容量を有する回
路に制御信号を出力するようになされた、基準点に対し
て所定の値の直流電圧を発生する直流電圧逓倍器であっ
て、−上記クロック信号に従って上記キャパシタの第１
の電極を基準点と等しい電位にする電子手段と、 −該キャパシタの第２の電極に接続され、上記所定の直
流電圧値の効果により上記キャパシタの第１の電極の電
位が基準点の電位と等しくなったときに充電電流を通過
させるダイオードと−さらに、上記ダイオードと上記キ
ャパシタの接続点と制御すべき上記回路とを接続する抵
抗を備え、 上記クロック信号は、上記キャパシタの充電時間が該キ
ャパシタの放電時間よりも短くなるパルス比を有するこ
とを特徴とする直流電圧逓倍器が提供される。
制御すべき上記回路に接続された抵抗は、デプレッショ
ン型ＭＯＳトランジスタを用いて構成され、該トランジ
スタのゲートは該トランジスタの他の２つの電極の一方
と接続されていることが望ましい。
ン型ＭＯＳトランジスタを用いて構成され、該トランジ
スタのゲートは該トランジスタの他の２つの電極の一方
と接続されていることが望ましい。
特に、制御すべき上記回路がＮ型基板に形成されたＶＤ
ＭＯＳトランジスタである場合、該基板の第１のＰ型ウ
ェルに、上記デプレッション型ＭＯＳトランジスタを形
成し、第２のＰ型ウェルに上記キャパシタを形成するこ
とにより、半導体基板に直流電圧逓倍器が集積化できる
。
ＭＯＳトランジスタである場合、該基板の第１のＰ型ウ
ェルに、上記デプレッション型ＭＯＳトランジスタを形
成し、第２のＰ型ウェルに上記キャパシタを形成するこ
とにより、半導体基板に直流電圧逓倍器が集積化できる
。
この場合、第１のＰ型ウェルは上記所定の直流電圧値に
され、上記ダイオードは、第１のＰ型ウェルのＰ型領域
と上記キャパシタに接続される上記デプレッション型Ｍ
ＯＳトランジスタのＮ型領域との間に存在する接合部か
らなる。
され、上記ダイオードは、第１のＰ型ウェルのＰ型領域
と上記キャパシタに接続される上記デプレッション型Ｍ
ＯＳトランジスタのＮ型領域との間に存在する接合部か
らなる。
添付の図面を参照した以下の説明により本発明がよりよ
く理解できるようになるとともに、本発明の他の利点が
明らかになろう。
く理解できるようになるとともに、本発明の他の利点が
明らかになろう。
実施例
第１図は、ＶＤ ＭＯＳトランジスタ１と負荷Ｒｃが
直列に接続された回路を示す回路図である。
直列に接続された回路を示す回路図である。
この回路は、自動車のバッテリーの端子に接続する。負
荷Ｒｃ は、例えば、自動車のヘッドライトである。Ｖ
Ｄ ＭＯＳトランジスタ１を導通させるためには、ゲ
ートＧにドレインの電圧よりも大きな電圧ＶＧ、すなわ
ちバッテリーの電圧Ｖ ＢＡＴよりも大きな電圧を印加
する必要がある。ドレインの電圧よりも約５ボルト大き
な電圧■。をゲートに印加するとＶＤ ＭＯ３Ｉ−ラ
ンジスタを飽和させることができる。実際には安全性を
見込んでＶｃ ＝ ＶＢＡＴ ＋ １０ボルトにする。
荷Ｒｃ は、例えば、自動車のヘッドライトである。Ｖ
Ｄ ＭＯＳトランジスタ１を導通させるためには、ゲ
ートＧにドレインの電圧よりも大きな電圧ＶＧ、すなわ
ちバッテリーの電圧Ｖ ＢＡＴよりも大きな電圧を印加
する必要がある。ドレインの電圧よりも約５ボルト大き
な電圧■。をゲートに印加するとＶＤ ＭＯ３Ｉ−ラ
ンジスタを飽和させることができる。実際には安全性を
見込んでＶｃ ＝ ＶＢＡＴ ＋ １０ボルトにする。
つまりバッテリーの電圧が１２ボルトであれば、ゲート
電圧は２２ボルトである。他に直流電圧源がない場合に
は、直流電圧逓倍器を用いる必要がある。さらに、この
直流電圧逓倍器はＶＤ ＭＯＳトランジスタと同一の
基板上に集積化されていなくてはならない。
電圧は２２ボルトである。他に直流電圧源がない場合に
は、直流電圧逓倍器を用いる必要がある。さらに、この
直流電圧逓倍器はＶＤ ＭＯＳトランジスタと同一の
基板上に集積化されていなくてはならない。
第２図は、第１図の回路に接続される従来の直流電圧逓
倍器の回路図である。第２図には、ＶＤＭＯＳトランジ
スタ１のゲートと基板の間に存在しているキャパシタＣ
′が描いである。この直流電圧逓倍器は、バッテリーの
端子ＶＢＡアとトランジスタ１のゲートの間に直列に接
続された２つのダイオードＤ１とＤ２を備える。インバ
ータ２とキャパシタＣが直列に接続された回路が、ダイ
オードＤ１ とＤ２の接続点Ｐに接続している。インバ
ータの入力にはクロック信号Ｓが入力される。
倍器の回路図である。第２図には、ＶＤＭＯＳトランジ
スタ１のゲートと基板の間に存在しているキャパシタＣ
′が描いである。この直流電圧逓倍器は、バッテリーの
端子ＶＢＡアとトランジスタ１のゲートの間に直列に接
続された２つのダイオードＤ１とＤ２を備える。インバ
ータ２とキャパシタＣが直列に接続された回路が、ダイ
オードＤ１ とＤ２の接続点Ｐに接続している。インバ
ータの入力にはクロック信号Ｓが入力される。
この直流電圧逓倍器の動作は以下の通りである。
インバータに入力されるクロック信号がｒｌＪの場合に
は、このインバータの出力は地上電位に等しく、キャパ
シタＣが電圧ＶＢＡアになるまで充電される。ここでタ
ロツク信号が「０」に変化すると、インバータの出力は
「１」になる、すなわちＶＢＡＴになる。すると点Ｐの
電圧は２ ＶＢＡＴになる。電圧がこの値であれば、キ
ャパシタＣとＣ゛が充放電を繰返した後にＶＤ ＭＯ
Ｓトランジスタが導通する。インバータは低定格のもの
にすることが望ましい。このためには、キャパシタＣを
キャパシタＣ′に比べて十分に小さくしてお（とよい。
は、このインバータの出力は地上電位に等しく、キャパ
シタＣが電圧ＶＢＡアになるまで充電される。ここでタ
ロツク信号が「０」に変化すると、インバータの出力は
「１」になる、すなわちＶＢＡＴになる。すると点Ｐの
電圧は２ ＶＢＡＴになる。電圧がこの値であれば、キ
ャパシタＣとＣ゛が充放電を繰返した後にＶＤ ＭＯ
Ｓトランジスタが導通する。インバータは低定格のもの
にすることが望ましい。このためには、キャパシタＣを
キャパシタＣ′に比べて十分に小さくしてお（とよい。
キャパシタＣ゛がキャパシタＣよりも約１０倍容量が大
きいとすると、クロックパルス１０個でＶＤ ＭＯＳ
トランジスタを導通状態にすることができる。クロック
信号がＩＭＨｚであれば、例えばヘッドライトを点灯さ
せるのに１０μｓあれば十分である。
きいとすると、クロックパルス１０個でＶＤ ＭＯＳ
トランジスタを導通状態にすることができる。クロック
信号がＩＭＨｚであれば、例えばヘッドライトを点灯さ
せるのに１０μｓあれば十分である。
直流電圧逓倍器をＶＤ ＭＯＳトランジスタと同一の
基板上に集積化するに際しての第１の問題点は、ＶＤ
ＭＯＳトランジスタのゲートを制御するダイオードを
形成することである。ＶＤ ＭＯＳトランジスタが形
成されている基板がＮ型の場合に思いつく方法は、Ｐ型
ウェルを形成し、次いでＮ型領域を打込みにより形成し
てダイオードとする方法である。第３図はこの方法を示
す図である。Ｎ゛型基板３の図中右側の部分にＶＤ
ＭＯＳトランジスタが形成されている。このＶＤＭＯＳ
トランジスタは図中では簡略化して描いである。このＶ
Ｄ ＭＯＳトランジスタは２つのＰ型ウェルを備えて
いる。両Ｐ型ウェルには、打込みによりＮ型領域が形成
されている。参照番号４はゲート絶縁層で、参照番号５
はゲート電極である。基板３の左側には、ＶＤ ＭＯＳ
トランジスタを形成する操作を利用した、打込みによる
Ｐ型ウェルとＮ型領域とからなるダイオードが形成され
ている。このようにして形成したダイオードのカソード
は、メタライズ部６を介してＶＤ ＭＯＳトランジス
タのゲートに接続されて、第２図に示す回路を構成して
いる。この方法で十分目的が達成できるように思われる
。しかし、この回路構成では点Ｐの電圧を２ ＶＢＡＴ
とすることができない。実際、ダイオードＤ２を構成し
ている接合のＰ領域の電位がＶＩＩＡＴを越えると、最
初のクロックパルスによりキャパシタＣが電圧ＶＢＡＴ
に充電されるので、このＰ領域と電圧がＶＩＩＡＴのＮ
゛型基板とで形成される接合部は導通状態となる。キャ
パシタＣは、ＶＤ ＭＯＳトランジスタのゲートに向
けて放電するのではなく、バッテリーに向けて放電する
。この問題に対する解決法は、ダイオードＤ２を公知の
方法（例えば、ウェル形成、埋込み層形成）を用いて基
板と絶縁することである。しかし、この場合には製造工
程に余分な操作が加わることになる。操作数が増加する
ことは好ましくないので、別の方法を考える必要がある
。
基板上に集積化するに際しての第１の問題点は、ＶＤ
ＭＯＳトランジスタのゲートを制御するダイオードを
形成することである。ＶＤ ＭＯＳトランジスタが形
成されている基板がＮ型の場合に思いつく方法は、Ｐ型
ウェルを形成し、次いでＮ型領域を打込みにより形成し
てダイオードとする方法である。第３図はこの方法を示
す図である。Ｎ゛型基板３の図中右側の部分にＶＤ
ＭＯＳトランジスタが形成されている。このＶＤＭＯＳ
トランジスタは図中では簡略化して描いである。このＶ
Ｄ ＭＯＳトランジスタは２つのＰ型ウェルを備えて
いる。両Ｐ型ウェルには、打込みによりＮ型領域が形成
されている。参照番号４はゲート絶縁層で、参照番号５
はゲート電極である。基板３の左側には、ＶＤ ＭＯＳ
トランジスタを形成する操作を利用した、打込みによる
Ｐ型ウェルとＮ型領域とからなるダイオードが形成され
ている。このようにして形成したダイオードのカソード
は、メタライズ部６を介してＶＤ ＭＯＳトランジス
タのゲートに接続されて、第２図に示す回路を構成して
いる。この方法で十分目的が達成できるように思われる
。しかし、この回路構成では点Ｐの電圧を２ ＶＢＡＴ
とすることができない。実際、ダイオードＤ２を構成し
ている接合のＰ領域の電位がＶＩＩＡＴを越えると、最
初のクロックパルスによりキャパシタＣが電圧ＶＢＡＴ
に充電されるので、このＰ領域と電圧がＶＩＩＡＴのＮ
゛型基板とで形成される接合部は導通状態となる。キャ
パシタＣは、ＶＤ ＭＯＳトランジスタのゲートに向
けて放電するのではなく、バッテリーに向けて放電する
。この問題に対する解決法は、ダイオードＤ２を公知の
方法（例えば、ウェル形成、埋込み層形成）を用いて基
板と絶縁することである。しかし、この場合には製造工
程に余分な操作が加わることになる。操作数が増加する
ことは好ましくないので、別の方法を考える必要がある
。
ＭＯＳ トランジスタのゲートをそのＭＯＳトランジス
タの他の２つの電極の一方に接続することによりダイオ
ードを構成することが可能であることが従来知られてい
る。第４図は、そのような接続のＭＯＳトランジスタ１
０を示している。この等価ダイオードの極性が図中に示
されている。ＶＤＭＯＳトランジスタ形成と同じ拡散操
作によるこの解決法は、しかし、ＭＯＳトランジスタか
ら製造したダイオードＤ２が導通状態になるのを基板が
阻止するために実現不可能である。
タの他の２つの電極の一方に接続することによりダイオ
ードを構成することが可能であることが従来知られてい
る。第４図は、そのような接続のＭＯＳトランジスタ１
０を示している。この等価ダイオードの極性が図中に示
されている。ＶＤＭＯＳトランジスタ形成と同じ拡散操
作によるこの解決法は、しかし、ＭＯＳトランジスタか
ら製造したダイオードＤ２が導通状態になるのを基板が
阻止するために実現不可能である。
基板による阻止効果をなくす方法として、第５図に示す
ようなダイオードを形成する方法が知られている。ＭＯ
Ｓトランジスタ１１をＰ型つェル内に形成する。このＭ
ＯＳトランジスタのゲートはドレインと接続し、ソース
は基板と接続する。この解決法もやはり実現不可能であ
る。というのは、Ｐ型ウェルを基板に対して直接形成す
ることになるからである。この場合、接合部による絶縁
がなされない。
ようなダイオードを形成する方法が知られている。ＭＯ
Ｓトランジスタ１１をＰ型つェル内に形成する。このＭ
ＯＳトランジスタのゲートはドレインと接続し、ソース
は基板と接続する。この解決法もやはり実現不可能であ
る。というのは、Ｐ型ウェルを基板に対して直接形成す
ることになるからである。この場合、接合部による絶縁
がなされない。
第６図に示すように、本発明では、ダイオードＤ２の代
わりに抵抗Ｒを用い、クロック信号のパルス比を変える
。パルス比が小さいと抵抗はダイオードのように振舞う
。パルス比は、キャパシタＣの充電時間が、ＶＤ ＭＯ
Ｓトランジスタのゲートに対しての放電時間に比べて短
くなるように決める。キャパシタＣができるだけ迅速に
充電されるためには、キャパシタＣの前段の回路（この
場合インバータ２）の出力抵抗Ｒ゛が抵抗Ｒと比べて十
分に小さくなければならない。本発明の回路が適性な動
作をするのは、抵抗Ｒ”が抵抗只の約１７１０であり、
クロック信号Ｓのパルス比が１０〜２０％（すなわち、
クロック信号Ｓが「１」である期間がこのクロック信号
の周期の１／４〜１／９）のときである。
わりに抵抗Ｒを用い、クロック信号のパルス比を変える
。パルス比が小さいと抵抗はダイオードのように振舞う
。パルス比は、キャパシタＣの充電時間が、ＶＤ ＭＯ
Ｓトランジスタのゲートに対しての放電時間に比べて短
くなるように決める。キャパシタＣができるだけ迅速に
充電されるためには、キャパシタＣの前段の回路（この
場合インバータ２）の出力抵抗Ｒ゛が抵抗Ｒと比べて十
分に小さくなければならない。本発明の回路が適性な動
作をするのは、抵抗Ｒ”が抵抗只の約１７１０であり、
クロック信号Ｓのパルス比が１０〜２０％（すなわち、
クロック信号Ｓが「１」である期間がこのクロック信号
の周期の１／４〜１／９）のときである。
半導体基板上に抵抗を簡単に形成するには、デプレッシ
ョン型のＮチャネルＭＯＳトランジスタを用いるとよい
。このトランジスタは、Ｐ型ウェルから形成する。基板
の阻止効果を最小にするために、Ｐ型ウェルは、もっと
も大きな正の電位、すなわち＋ＶＢＡ？に接続する必要
がある。このようにすると、デプレッション型ＭＯＳト
ランジスタが形成されている基板（すなわちＰ型ウェル
）とこのトランジスタのソースおよびドレインとの間に
存在している２つのダイオードの一方をダイオードＤ１
として用いることができる。キャパシタＣは、Ｐ型ウ
ェルをもとにして形成することができる。このＰ型ウェ
ルは、絶縁層で覆われており、その上に電極が設けであ
る。この半導体構造に対応する電気回路が第７図に示さ
れている。キャパシタＣは、Ｐ型ウェル１５をもとにし
て形成し、デプレッション型ＮチャネルＭＯＳトランジ
スタはＰ型ウェル１６をもとにして形成する。
ョン型のＮチャネルＭＯＳトランジスタを用いるとよい
。このトランジスタは、Ｐ型ウェルから形成する。基板
の阻止効果を最小にするために、Ｐ型ウェルは、もっと
も大きな正の電位、すなわち＋ＶＢＡ？に接続する必要
がある。このようにすると、デプレッション型ＭＯＳト
ランジスタが形成されている基板（すなわちＰ型ウェル
）とこのトランジスタのソースおよびドレインとの間に
存在している２つのダイオードの一方をダイオードＤ１
として用いることができる。キャパシタＣは、Ｐ型ウ
ェルをもとにして形成することができる。このＰ型ウェ
ルは、絶縁層で覆われており、その上に電極が設けであ
る。この半導体構造に対応する電気回路が第７図に示さ
れている。キャパシタＣは、Ｐ型ウェル１５をもとにし
て形成し、デプレッション型ＮチャネルＭＯＳトランジ
スタはＰ型ウェル１６をもとにして形成する。
第８図は、ＶＤ ＭＯＳタイプのパワートランジスタ
と直流電圧逓倍器を備える半導体基板の断面図である。
と直流電圧逓倍器を備える半導体基板の断面図である。
この構造は、Ｎドープエピタキシャル層２１を備えるＮ
゛にドープされたシリコン基板２０をもとにして構成す
る。エピタキシャル層２１中には、同一の操作で複数の
Ｐ型ウェルを形成する。
゛にドープされたシリコン基板２０をもとにして構成す
る。エピタキシャル層２１中には、同一の操作で複数の
Ｐ型ウェルを形成する。
Ｐ型ウェル２２は、キャパシタＣの支持体としての機能
がある。Ｐ型ウェル２３は、デプレッション型Ｎチャネ
ルＭＯＳトランジスタの基板としての機能がある。Ｐ型
ウェル２４と２５は、ＶＤ ＭＯＳトランジスタを形
成するのに使用する。以下の操作は、すべてそれ自体は
公知である。各トランジスタのＮ型領域は、同一の操作
で打込みにより形成する。トランジスタの形成に関して
は問題はないので、これ以上は説明しない。Ｐ型ウェル
２２の上には絶縁層２６が堆積されて、その上にコンタ
クト２７が形成される。絶縁層は二酸化ケイ素５１０２
で形成し、コンタクトは多結晶シリコンで形成するとよ
い。そして、接続用導体を堆積させて、デプレッション
型ＮチャネルＭＯＳトランジスタのゲートをＮ型領域の
一方に接続しく接続線２８）、更に、Ｐ型ウェル２２を
インバータの出力に接続しく接続線２９）、コンタクト
２７をデプレッション型ＮチャネルＭＯＳトランジスタ
からなる抵抗の一端に接続しく接続線３０）、この抵抗
の他端をＶＤＭＯＳトランジスタのゲートに接続しく接
続線３１）、Ｐ型ウェル２３を電位子Ｖ ＢＡＴに接続
する（接続線３２）ために接続端子を堆積させる。
がある。Ｐ型ウェル２３は、デプレッション型Ｎチャネ
ルＭＯＳトランジスタの基板としての機能がある。Ｐ型
ウェル２４と２５は、ＶＤ ＭＯＳトランジスタを形
成するのに使用する。以下の操作は、すべてそれ自体は
公知である。各トランジスタのＮ型領域は、同一の操作
で打込みにより形成する。トランジスタの形成に関して
は問題はないので、これ以上は説明しない。Ｐ型ウェル
２２の上には絶縁層２６が堆積されて、その上にコンタ
クト２７が形成される。絶縁層は二酸化ケイ素５１０２
で形成し、コンタクトは多結晶シリコンで形成するとよ
い。そして、接続用導体を堆積させて、デプレッション
型ＮチャネルＭＯＳトランジスタのゲートをＮ型領域の
一方に接続しく接続線２８）、更に、Ｐ型ウェル２２を
インバータの出力に接続しく接続線２９）、コンタクト
２７をデプレッション型ＮチャネルＭＯＳトランジスタ
からなる抵抗の一端に接続しく接続線３０）、この抵抗
の他端をＶＤＭＯＳトランジスタのゲートに接続しく接
続線３１）、Ｐ型ウェル２３を電位子Ｖ ＢＡＴに接続
する（接続線３２）ために接続端子を堆積させる。
本発明の回路には、回路形成に余分な操作が必要ないと
いう利点がある。インバータは問題なく基板に集積化す
ることができる。本発明をＮ型の基板をもとにした構造
について説明したが、本発明はＰ型の基板に対して応用
することも容易である。
いう利点がある。インバータは問題なく基板に集積化す
ることができる。本発明をＮ型の基板をもとにした構造
について説明したが、本発明はＰ型の基板に対して応用
することも容易である。
本発明の構造は、直流電圧逓倍器を特定の型の半導体基
板に集積化する際に現れる一連の問題点を解決した結果
として得られたものである。本発明の基礎となる電気回
路（抵抗Ｒ、クロック信号のパルス比）は、半導体以外
の分野に応用しているいろな問題を解決するのに用いる
ことができる。
板に集積化する際に現れる一連の問題点を解決した結果
として得られたものである。本発明の基礎となる電気回
路（抵抗Ｒ、クロック信号のパルス比）は、半導体以外
の分野に応用しているいろな問題を解決するのに用いる
ことができる。
第１図は、負荷を備える■Ｄ ＭＯＳトランジスタの回
路図であり、 第２図は、従来の直流電圧逓倍器を備える回路の図であ
り、 第３図は、パワートランジスタとダイオードを備える半
導体基板の図であり、 第４図と第５図は、ＭＯＳ トランジスタをダイオード
として使用する場合の接続を示す図であり、第６図と第
７図は、本発明の直流電圧逓倍器を備える回路の図であ
り、 第８図は、本発明の半導体基板の構造を示す図である。 （主な参照番号） １・・■Ｄ ＭＯＳトランジスタ、 ２・・インパーク、 ３．２０・・基板、４・・ゲ
ート絶縁層、 ５・・ゲート接触層、１０．１１・・Ｍ
ＯＳトランジスタ、 １５．１６．２２．２３．２４．２５・・Ｐ型ウェル、
２１・・エピタキシャル層、 ２６・・絶縁層、２７・・コンタクト、２８．２９．３
０．３１．３２・・接続線、ＣＳＣ” ・・キャパシタ
、
路図であり、 第２図は、従来の直流電圧逓倍器を備える回路の図であ
り、 第３図は、パワートランジスタとダイオードを備える半
導体基板の図であり、 第４図と第５図は、ＭＯＳ トランジスタをダイオード
として使用する場合の接続を示す図であり、第６図と第
７図は、本発明の直流電圧逓倍器を備える回路の図であ
り、 第８図は、本発明の半導体基板の構造を示す図である。 （主な参照番号） １・・■Ｄ ＭＯＳトランジスタ、 ２・・インパーク、 ３．２０・・基板、４・・ゲ
ート絶縁層、 ５・・ゲート接触層、１０．１１・・Ｍ
ＯＳトランジスタ、 １５．１６．２２．２３．２４．２５・・Ｐ型ウェル、
２１・・エピタキシャル層、 ２６・・絶縁層、２７・・コンタクト、２８．２９．３
０．３１．３２・・接続線、ＣＳＣ” ・・キャパシタ
、
Claims (6)
- （１）クロック信号により制御されて、キャパシタの充
放電を行って電圧を逓倍させる形式のセルを備え、所定
の値の入力容量を有する回路に制御信号を出力するよう
になされた、基準点に対して所定の値の直流電圧を発生
する直流電圧逓倍器であって、 −上記クロック信号に従って上記キャパシタの第１の電
極を基準点と等しい電位にする電子手段と、 −該キャパシタの第２の電極に接続され、上記所定の直
流電圧値の効果により上記キャパシタの第１の電極の電
位が基準点の電位と等しくなったときに充電電流を通過
させるダイオードと −さらに、上記ダイオードと上記キャパシタの接続点と
制御すべき上記回路とを接続する抵抗を備え、 上記クロック信号は、上記キャパシタの充電時間が該キ
ャパシタの放電時間よりも短くなるパルス比を有するこ
とを特徴とする直流電圧逓倍器。 - （２）上記抵抗の値は、上記電子手段の出力抵抗の約１
０倍大きく、上記クロック信号のパルス比は、上記キャ
パシタの充電時間が該キャパシタの放電時間の１／４〜
１／９となる値であることを特徴とする特許請求の範囲
第１項に記載の直流電圧逓倍器。 - （３）制御すべき上記回路に接続された抵抗はデプレッ
ション型ＭＯＳトランジスタを用いて構成され、該トラ
ンジスタのゲートは該トランジスタの他の２つの電極の
一方と接続されていることを特徴とする特許請求の範囲
第１項に記載の直流電圧逓倍器。 - （４）制御すべき上記回路はＮ型基板をもとにしたＶＤ
ＭＯＳトランジスタであり、該基板は、さらに、上記デ
プレッション型ＭＯＳトランジスタを形成することので
きる第１のＰ型ウェルと、上記キャパシタを形成するこ
とのできる第２のＰ型ウェルとを備えることを特徴とす
る特許請求の範囲第３項に記載の直流電圧逓倍器。 - （５）第１のＰ型ウェルは上記所定の直流電圧値にされ
、上記ダイオードは、第１のＰ型ウェルのＰ型領域と上
記キャパシタに接続される上記デプレッション型ＭＯＳ
トランジスタのＮ型領域との間に存在する接合部からな
ることを特徴とする特許請求の範囲第４項に記載の直流
電圧逓倍器。 - （６）上記電子手段はインバータを備えることを特徴と
する特許請求の範囲第１項に記載の直流電圧逓倍器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8604859 | 1986-04-04 | ||
| FR8604859A FR2596931B1 (fr) | 1986-04-04 | 1986-04-04 | Multiplicateur de tension continue pouvant etre integre a une structure semi-conductrice |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62239857A true JPS62239857A (ja) | 1987-10-20 |
| JP2529165B2 JP2529165B2 (ja) | 1996-08-28 |
Family
ID=9333915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62083682A Expired - Lifetime JP2529165B2 (ja) | 1986-04-04 | 1987-04-04 | 半導体基板に集積化可能な直流電圧逓倍器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4796174A (ja) |
| EP (1) | EP0240436B1 (ja) |
| JP (1) | JP2529165B2 (ja) |
| CA (1) | CA1265192A (ja) |
| DE (1) | DE3779789T2 (ja) |
| FR (1) | FR2596931B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02370A (ja) * | 1987-10-27 | 1990-01-05 | Nec Corp | 集積回路装置 |
| US6603346B2 (en) | 1994-04-20 | 2003-08-05 | Nippon Steel Corporation | Semiconductor booster circuit having cascaded MOS transistors |
| JP2007252197A (ja) * | 2007-05-02 | 2007-09-27 | Ricoh Co Ltd | 非絶縁降圧型ｄｃ−ｄｃコンバータ |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2791049B2 (ja) * | 1988-09-20 | 1998-08-27 | 株式会社日立製作所 | 半導体駆動回路 |
| DE3878242D1 (de) * | 1988-10-27 | 1993-03-18 | Siemens Ag | Leistungsendstufe mit einer last. |
| US5100821A (en) * | 1989-04-24 | 1992-03-31 | Motorola, Inc. | Semiconductor AC switch |
| EP0398170A3 (en) * | 1989-05-17 | 1991-04-17 | National Semiconductor Corporation | Timed current boost for dmost driver with rapid turn-on and low quiescent current |
| US5057707A (en) * | 1989-07-05 | 1991-10-15 | Motorola, Inc. | Charge pump including feedback circuitry for eliminating the requirement of a separate oscillator |
| JP2634685B2 (ja) * | 1990-07-24 | 1997-07-30 | シャープ株式会社 | 半導体装置の電圧降下回路 |
| DE59308057D1 (de) * | 1992-08-04 | 1998-03-05 | Siemens Ag | Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last |
| US5666045A (en) * | 1994-12-09 | 1997-09-09 | Psc Inc. | Laser drive and control systems useful for laser diode protection |
| SE504371C2 (sv) * | 1995-02-28 | 1997-01-20 | Ericsson Telefon Ab L M | Anordning och förfarande i telekommunikationssystem för optisk spänningsmultiplicering i integrerad krets |
| US5672992A (en) * | 1995-04-11 | 1997-09-30 | International Rectifier Corporation | Charge pump circuit for high side switch |
| US6166500A (en) * | 1997-07-18 | 2000-12-26 | Siemens Canada Limited | Actively controlled regenerative snubber for unipolar brushless DC motors |
| DE19941342C1 (de) * | 1999-08-31 | 2001-01-25 | Infineon Technologies Ag | Gegen Verpolung geschützte integrierbare Schaltungsanordnung in einem Substrat |
| US6201375B1 (en) | 2000-04-28 | 2001-03-13 | Burr-Brown Corporation | Overvoltage sensing and correction circuitry and method for low dropout voltage regulator |
| US6188212B1 (en) | 2000-04-28 | 2001-02-13 | Burr-Brown Corporation | Low dropout voltage regulator circuit including gate offset servo circuit powered by charge pump |
| US6351159B1 (en) | 2000-08-08 | 2002-02-26 | Micron Technology, Inc. | Gate coupled voltage support for an output driver circuit |
| JP3688572B2 (ja) * | 2000-09-28 | 2005-08-31 | 株式会社東芝 | 半導体集積回路 |
| EP1221760A3 (en) * | 2001-01-05 | 2002-11-13 | Nokia Corporation | Voltage combiner circuit for electrical loads |
| JP5362955B2 (ja) * | 2003-01-21 | 2013-12-11 | ノース−ウエスト ユニヴァーシティ | 高速スイッチング絶縁ゲート型パワー半導体デバイス |
| DE102014112511A1 (de) * | 2014-08-29 | 2016-03-03 | Pintsch Bamag Antriebs- Und Verkehrstechnik Gmbh | Elektronische Steuerungskomponente, Steuermodul mit der elektronischen Steuerungskomponente, Stellgliedeinrichtung mit dem Steuermodul sowie Schranke mit einer solchen Stellgliedeinrichtung |
| US10243451B1 (en) | 2018-03-21 | 2019-03-26 | Dialog Semiconductor (Uk) Limited | System and method for powering a switching converter |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4016476A (en) * | 1972-09-20 | 1977-04-05 | Citizen Watch Co., Ltd. | Booster circuits |
| FR2458936A1 (fr) * | 1979-06-12 | 1981-01-02 | Thomson Csf | Dispositif multiplieur de tension pour circuits integres et application a la commande de transistors a effet de champ |
| US4559548A (en) * | 1981-04-07 | 1985-12-17 | Tokyo Shibaura Denki Kabushiki Kaisha | CMOS Charge pump free of parasitic injection |
| KR890004212B1 (en) * | 1983-07-08 | 1989-10-27 | Fujitsu Ltd | Complementary logic circuit |
| JPH061816B2 (ja) * | 1983-09-30 | 1994-01-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0679262B2 (ja) * | 1984-02-28 | 1994-10-05 | シャープ株式会社 | 参照電圧回路 |
-
1986
- 1986-04-04 FR FR8604859A patent/FR2596931B1/fr not_active Expired - Fee Related
-
1987
- 1987-04-01 US US07/032,560 patent/US4796174A/en not_active Expired - Lifetime
- 1987-04-03 EP EP87400743A patent/EP0240436B1/fr not_active Expired - Lifetime
- 1987-04-03 CA CA000533758A patent/CA1265192A/fr not_active Expired - Lifetime
- 1987-04-03 DE DE8787400743T patent/DE3779789T2/de not_active Expired - Fee Related
- 1987-04-04 JP JP62083682A patent/JP2529165B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02370A (ja) * | 1987-10-27 | 1990-01-05 | Nec Corp | 集積回路装置 |
| US6603346B2 (en) | 1994-04-20 | 2003-08-05 | Nippon Steel Corporation | Semiconductor booster circuit having cascaded MOS transistors |
| JP2007252197A (ja) * | 2007-05-02 | 2007-09-27 | Ricoh Co Ltd | 非絶縁降圧型ｄｃ−ｄｃコンバータ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0240436B1 (fr) | 1992-06-17 |
| CA1265192A (fr) | 1990-01-30 |
| FR2596931A1 (fr) | 1987-10-09 |
| JP2529165B2 (ja) | 1996-08-28 |
| DE3779789T2 (de) | 1993-02-18 |
| EP0240436A1 (fr) | 1987-10-07 |
| FR2596931B1 (fr) | 1993-03-26 |
| US4796174A (en) | 1989-01-03 |
| DE3779789D1 (de) | 1992-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62239857A (ja) | 半導体基板に集積化可能な直流電圧逓倍器 | |
| US5689208A (en) | Charge pump circuit for high side switch | |
| US6897492B2 (en) | Power device with bi-directional level shift circuit | |
| US5045902A (en) | VDMOS/logic integrated circuit comprising a vertical depleted MOS transistor and a zener diode and a method of making same | |
| CN105391440A (zh) | 半导体装置、功率控制装置和电子系统 | |
| KR20010015835A (ko) | 반도체 장치 | |
| CN104937839A (zh) | 半导体元件的驱动装置、半导体装置 | |
| CN104300962A (zh) | 半导体器件和驱动系统 | |
| JPH02122665A (ja) | 電源バッテリの極性の反転に対して自己保護されている集積回路 | |
| US6759692B1 (en) | Gate driver with level shift circuit | |
| EP0523800B1 (en) | An overvoltage protected semiconductor switch | |
| US6638808B1 (en) | Method of manufacturing gate driver with level shift circuit | |
| EP0545488B1 (en) | Semiconductor device comprising at least one power transistor and at least one control circuit with dynamic insulation circuit integrated monolithically in the same chip | |
| CN107612531A (zh) | 半导体装置 | |
| US6248616B1 (en) | Method for suppressing parasitic effects in a junction-isolation integrated circuit | |
| US5895958A (en) | Input protection circuit for use in semiconductor device having an improved electrostatic breakdown voltage | |
| US8278890B2 (en) | Power supply circuit | |
| US6750513B2 (en) | Semiconductor device for driving plasma display panel | |
| KR20000069747A (ko) | 반도체 장치 | |
| US10692774B2 (en) | Semiconductor device | |
| US9559098B2 (en) | Semiconductor device including voltage dividing diode | |
| JP3443791B2 (ja) | 半導体装置 | |
| GB2339638A (en) | A high-side driver charge pump with a supply cutoff transistor | |
| US4829360A (en) | Monolithic integrated semiconductor means to reduce power dissipation of a parasitic transistor | |
| JPH09213926A (ja) | 半導体リレー |