JPS62239735A - デ−タ伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は、交換機相互間、ＣＰＵ相互間等にお〜・℃フ
レーム単位でデータを伝送する方式に関し、更に詳細に
は、データ伝送の誤りが生じ又も伝送効率の低下が少な
いディジタルデータ伝送方式に関するものである。 〔従来の技術とその問題点〕 データ伝送システムに訃ける伝送膓り制御方式には２つ
の基本方式、即ちＡ　ＲＱ　（ａｕｔｏｍａｔｉｃ　−
ｒｅｐｅａｔ　−ｒｅｑｕｅｓｔ　）方式とＦ　Ｅ　Ｃ
（ｆｏｒｗａｒｄ−ｅｒｒｏｒ　−ｃｏｒｒｅｃｔ　ｉ
ｏｎ　）方式があるが、簡単さと確実性のために、Ａ凡
Ｑ方式が広く使用されている。 ＡＲＱ力式はＡｌ：に／ＮＡＫニア５式とも呼ばれ、受
信され友フレームに誤りがなければ「Ａ（、’Ｋ（前足
応答）Ｊが送信側に返送され、誤りがあると「ＮＡＫ（
否定応答、すなわち再送要求）コが返送される。ＡＲＱ
方式には、送信側が１つのフＬ／　−ムを送信し又、こ
れに対する応答を受信するまでの動作により、待機形Ａ
）ｌ、Ｑ、連続再送形ＡＲＱ、選択再送形Ａ几Ｑの３つ
の方式がある。連続再送形ＡＲＱ及び選択再送形Ａ几Ｑ
Ｋ訃い１は、送信側は複数のフレームを連続的に受信側
に送り、受信側はこれらのフレームに対する応答信号、
即ちフレームに誤りがなければＡＣＫを、膓りがあれは
ＮＡＫｉ送る。連続再送形ＡＲ，Ｑの送信側はへＡＫを
受信すると、それに対応するフレーム筐で戻つ″′ＣＮ
ＡＫ會受信するまでに送信したすべてのフレーム管再送
する。また選折再送形Ａ几Ｑの送信側はＮＡＫを受信す
ると、それに対応するブロックのみ再送する。これらの
方式は、何れも往俵伝送時間の長〜・伝送システムでは
効率的であるが、複数フレームのバッファを必要とし、
制御も複雑である。従って、比較的往魯伝送時間の短い
伝送システムで％簡単なシステムを実坊しようとする場
合には適さない。 待機形ＡＲＱにおいては、送信側は１つのフレームを送
信すると、それに対する応答信号を受信するまで待機し
、応答信号がＡＣＫなら次のフレームの送信全行い、Ｎ
ＡＫなら前に送ったフレームの再送を行う方式である。 第７図〜第９図が待機形Ａ凡Ｑの伝送の様子を説明する
之めの図である。 第７図は、信号誤りおよび信号紛失のない場合で、１往
後伝送時間で１フレームの伝送が終了し、往＠伝送時間
の短い場合には効率的な伝送を行うことができる。 第８図は、送信信号に誤りがある場合で、】フレームの
伝送に２往り伝送時間を要し、伝送効率はかなり低下す
る。 第９図は、送信信号が紛失し友場合、まｔは応答信号が
紛失し、九場合で、何れの場合も応答信号は送信側に到
達しない。この場合には、送信側は無応答時間を監視し
、一定時間経過後「ＥＮＱ（応答督促）」を送信し、再
び応答を待つ。一般に無応答時間は往摺伝送時間に対し
て十分長い時間がとられるため、伝送効率は極端に低下
してしまう。 ｐｌ上のように待機形ＡＩ（、Ｑは、他の方式に比べ′
ｃＷＩＩｊＩｌであり、往領伝送時間が短かく、伝送路
に誤りのない場合には効率的であるが、伝送路に誤りが
ある場合には極端に伝送効率が低下すると（・う欠点が
ある。 そこで、本発明の目的は、誤りが生じても伝送効率の低
下が少ないデータ伝送方式を提供することにある。 〔問題点を解決するための手段〕 上記問題点を解決し、上記目的を達成するための本発明
は、第１の主データと誤りチェック用データと前記第１
の主データの識別データとを含む第１のフレームを第１
の送受信回路から第２の送受信回路にフレーム単位で繰
返し℃複数回伝送すること、前記第２の送受信回路に２
いて前記第１のフレームを受信し、前記誤りチェック用
データを使用して前記第１の主データが誤りなく受信さ
ｎたか否かｔ判定すること、前記判定によつ１前記第１
の王データの誤りのない受信が確認された場合には前記
識別信号に対応する応答信号（ＡＣＫ）？！−形成し、
この応答信号（ＡＣＫ　）を前記第１の送受信回路に伝
送し、且つこれ以後において前記第２の送受信回路が受
信する第１の主データ′に破棄し、誤りのない１つの前
記第１の主データのみを有効データとして取り出すこと
、前記第１の送受信（２）路において前記応答信号（Ａ
Ｃ，：Ｋ）を検出すること、前記応答信号（、ＡＵＫ）
が検出され友ら、ｎＩＪ記第１の送受信回路から前記第
２の送受信回路への前記第１のフレームの伝送を停止し
。 第２の王データと誤りチェック用データと前記第２の王
データの職別データと１ｒ含む第２のフレームを前記第
１の送受信回路から前記第２の送受信回路にフレーム単
位で繰返して複数回伝送すること、ｈす記第２の王デー
タの受信誤りの判定、前記第２の王データに対応する応
答信号（ＡＣＫ）の形成、伝送、及び検出音前記第１の
生データの場合と声１様に行うこと全特徴とするデータ
伝送方式％式％ 上記発明に２いては、応答信号（Ａ（、：Ｋ）が得られ
るまで声ｊ−の主データを複数回送り続ける。 このため、第１回目の伝送に娯りが生じ之場合には、第
２［ｇ１目以後の伝送データから有効データを選び出す
ことができる。このため、データ伝送に誤りが生じ℃も
伝送効率の低下が少ない。呼た、識別信号に対応する応
答信号（ＡＣＫ）’ｉ返送し。 これにより送信を制御する方式であるので、従来の待機
形ＡＲＱと同様にシステムの欅・成が簡単になる。 〔実施例〕 次に、本発明の１実施例に係わるデータ伝送方式上第１
図〜第６図を参照し又説明する。 第１図は、第１の送受信回路（１ａ）と第２の送受信回
路（ｌｂ）とが第１及び第２の伝送路ｆ３１（４）から
敗るデータ伝送回路（２）を介してデータのやりとりを
する全二重ディジタルデータ伝送システムを示す。 第１の送受信回路（１ａ）は、送信側に、送信バッファ
メモリ（５）と、フレーム合成回路（６）と、パリティ
付加回路（７）と’ｉ　１１１次に１し、受信側にパリ
ティエラー検出回路（８）と、フレーム分離回路（９）
と、受信バッファメモリａ〔とｔ順次に有する。ｆた。 送信制御部０υと受信制御部ａ３とが設けられ１いる。 第２の送受信回路（１ｂ）は第１の送受信回路（１ａ）
と全く同一に禍成され又いる。従って、第２の送受信回
路（ｌｂ）の各部會示す符号にダッシュ全村し、各部の
詳しい説明ｔ′４略する。なお、伝送回路（２）には、
一般に変論及び後輪回路、交換機等が含まれるが、これ
等は省略され、第１及び第２の伝送路（３１（４）の人
が示され℃いる。 第１図の第１及び第２の伝送路（３）（４）における単
位フレームのデータフォーマットはｔｌＥ　Ｚ　図Ｋ　
８１通りである。このフォーマットは、１つのない受信
結果ケ知ら４：るための応答信号（以下単にＡＵＫと呼
ぶ）が曹き込まれる２ビツトから成るＡＣＫフィールド
Ｃ１と、このフレームに含まれる主データが奇数番目か
偶数番目かを表示するデータ（以下、ＮＳと呼ぶ）が有
き込筐れるｌビットのＮ８フイールドＣ２と、送信デー
タの有無を表示するデータ（μＪ下Ｌ）　ｌＩ’と呼ぶ
）が書き込まれる１ビツトのＤＦフィールドＣ３と、多
数ビットのデータフィールドＣ４と、１ビツトのパリテ
ィピットフィールド即ちＰフィールドＣ５から成る。Ａ
ＣＫフィールドＣ１には、ＡＣＫが無い場合に

〔００〕
又は〔１１〕が書き込筐れ、奇数データに対するＡ（、
’にの場合には〔０１〕が魯き込筐れ、偶数データに対
するＡＣＫＯ場合には〔１０〕が蚤き込筐れる。 ＮＳフィールドＣ２には、主データを識別する定めのデ
ータとして奇数番目の送信データの場合に

〔０〕が魯き
込まれ、偶数番目の送イぎデータの場合に〔１〕が書き
込まれる。ＤＦフィールド（、：３には、送信データが
無い場合に

〔０〕が有き込筐れ、送信データが有る場合
に〔１〕が書き込筐ねる。なお、データフィールドＣ４
の内容によって送信データ（王データ）の有無が判断で
きる場合には、Ｄ１゛フィールドＣ３がなく又もよい。 例えば、データフィールドＣ４のデータがずべて〔０］
のときは送信が無効で、それ月外の場合は有効であるよ
うにデータフィールドのデータが定義され１（゛る場合
である。ＰフィールドＣ５には、ＡＣＫフィールドＣ１
からデータフィールドＣ４ｔでのデータの偶数パリティ
が魯き込まれる。なか、誤り検出の之めに／＜　ＩＪテ
ィ會使用ぜすに、ＣＲＣチェックヲ使用して誤り検出を
更に確実のものにしてもよ（・。 〔動　作〕 送信バッファメモリ（５）は％図示されていない例えば
しＰＵ等のデータ源から送信データ（第１の主データ）
’ｔＭ！み込み、これを一時的に保持する。 この保持Ｆ＃ｆ藺は均在送信中の第１の主データが相力
倶Ｉの第２の送受信回路（１ｂ）に送られ、この第２の
送受信回路（１ｂ）からＡＣＫが第１０送受傷回路（１
ａ）に返送され、これが確動される！でである。 送信バッファメモリ（５）の第１の主データは、送信制
御ｓａυの制御に基づいて読み出され、フレーム＠５ｙ
、卸路（６）に送られる。フレーム合成回路（６）は、
受１百制ｈｓａ’ａから送られるＡＣＫと送信制御部α
υカ・ら送られるＤ　Ｆ及びＮＳと、送信パンツアメモ
リ（５）から送られる第１の主データとによって、第２
図のフォーマットのＰフィールドＣｓ幻外のフィールド
（、、％に４に対するデータの配＆を達成する。 な（、Ｄ　Ｆは送信バッファメモリ（５）におけるデー
タの有＃を送信制御部αυでチェックすることにより決
定される。送信制御部０υはデータ伝送の開始時に奇数
番目の第１の主データケ示ｊ　Ｎ　８　＝　Ｏを送出し
、次に第２の生データ（偶数番目データ〕を送る時にＮ
５＝１を送出し、この次の奇数番目の王データを送る時
にはへ５＝Ｏｉ再び送出する。 受信制御部αりからフレーム合成回路（６）に与えるＡ
ＣＫは、第２の送受信回路（１ｂ）から第１の送受信［
ａｊＫ（ｌａ）に向って送られるデータフォーマット中
○ＮＳとＬ）　Ｆとにより又決定される。今、主データ
が有９を示すｊＪＦ＝］と、奇数番目の生データである
ことに示すＮ５＝Ｏとが第１の送受信回路（１ａ］のフ
レーム分離回路（９）から受信制御回路α２に与えらｆ
ると、ＡＣＫ＝０１がフレーム合成回路（６）に与えら
れ、これがＡＵＫフィールドＣ１に１ｉき込筐れる。 ハＩＪティ付加画路（７）は、ＡＣＫフィールドＣｒカ
らデータフィールドＣ４！！での偶数パリティを決定し
、パリティビットフィールドＣ５にこれ全ｖき込む。こ
れにより、第５図に示す】フレーム分のフォーマットが
完成し、第１の伝送路（３）によって第２の送受信回路
（１ｂ）に送られる。 ところで、本発明に従うデータ伝送方式においては、同
一内容の主データ（フレーム）ヲ顎数回送る。第３図は
誤りのな〜・場合の本発明に従う複数回伝送状Ｄｋ示す
、合、１．〜１１で第１’ｔＪｔ目の主データ？！−第
１の送受信（ロ）路（］ａ）から送り出した後に、ｔ１
〜ｔ２、ｔ２〜ｔ３、ｔ３〜１４区間においても同一の
第】番目の主データを送り出す。［Ｊｌｉち、送信に対
する応答（ＡＣＫの受信）を待友ずに、同一データの送
出上行う。この複数回のデータ送出は、Ａ（、’Ｋが得
られるまで行われる。第３図のｔｏ％ｔ。 で送信され次データは第２の送受信回路（１ｂ）でｔ１
〜ｔ２で受（ｌ！ｒされる。第２図に示す７オーマツト
でデータが第２の送受信回路（ｌｂ）に入力すると、パ
リティニラ−検出回路（８）でパリティチェックが行わ
れる。もし、パリティエラーが検出され文時にはこのフ
レームのデータは破棄される。エラーのない時には、パ
リティフィールド０５月外のフィールドＣ、ＤＪ外のフ
ィールドのデータがフレーム分離回路（９）に送られる
。フレーム分離回路（９）は第２図に示スフオーマット
のＡｅＫフィールドＣ１からＡＣＫｌｆｔ、抽出して送
信制御部αｂに出力し、ＮＳフィールドＣ２及びＤＦフ
ィールドＣ３からＮＳ及びＤＦケ抽出して受信制御ｓａ
乙に出力し、データフィールドＣ４からデータ全抽出し
℃受信バッファα■に出力する。 第２の送受信回路（１ｂ）における送信制御ｍ０６はフ
レーム分離回路（９）からＡ（、’Ｋが得られ定時に、
送信バッファメモリ（５）のデータを新しいデータに入
れ替える。受信制御部α白は、フレーム分離回路前から
得られるＤＦとＮＳに基づいてＡＣＫ’（（形成し、フ
レーム合成回路（ｄ）に出力する。第３図の場合には、
ｔｌ〜ｔ２で第１番目（奇数番目）のデータが受Ｏｒさ
れるので、Ａ（、’に〜０１がフレーム合成回路（６）
に与えられる。フレーム合成画路（６′）にｐ−・Ｃは
、第２の送受信回路いｂ）から第１の送受信回路（ｌａ
）に送るデータフォーマットが第１の送受信回路（１ａ
）の場合と同様に形成され、更にパリテイ付加回絡ケ）
でパリティピットが付加されて第３図の１２〜ｔ３の期
間に第１の送受信回路（１ａ）に向って送出される。 第１の送受信回路（ｌａ）は、ｔ３〜ｔ４において第２
の送受信回路（１ｂ）と同機にパリティエラー検出、及
びフレーム分離をなす。フレーム分離回路（９）がらＡ
ＵＫ＝０１が得られ１（・ることｔ送信制御部ａυが確
竪すれば、第１番目の主データ（第１番目のフレーム）
の送信が終了する。これにより、第１の送受信回路（１
ａ）から第２の送受信回路（１ｂ）に対する第１査目の
主データの送信が確実に行われたことになるので、送信
バッファメモリ（５）が第１番目の主データを保持する
ことが不要になる。そこで、第２番目（偶数番目）の主
データが送信バッファメモリ（５）に１１！入込まれ％
　ｔ４〜ｔ５で第２の送受信回路（１りに向って送出さ
れる。第２香口の王データの場合には、偶数番目を示す
Ｎ５＝１がＮＳフィールドＣ２に１き込まれｔフォーマ
ットで送られる。第３’Ｉ目の王データを伝送する場合
にはへ８＝ＯｆＮ８フイールドＣ２に書き込んで送る。 誤りのな（・伝送が行われている場合には、第２番目の
データ伝送に応答して八〇に＝１０が返送され又（る、
、また第３番目のデータ伝送に応答し工Ａ（、：に＝０
１が返送されて（る口 この発明に従うデータ伝送方式で極めて重要なことは、
ＮＡＫ？、−使用ぜずにＡＵＫの入を使用する方式であ
るに拘らす、ｔＱ％ｔ、で第１番目の王データの第１回
目の伝送が行われた後の１１〜ｔ２、ｔ２〜ｔ３、ｔ３
〜ｔ４にｐいて、＊１番目の主データの第２、第３及び
第４回目の伝送ケ行うことである。 即ち、第１査目の主データが第２の送受信回路（ｌｂ）
で確実に受信されたことを示す応答信号（ＡＣＫ）が第
１の送受信回路（１ａ）に向って送り返される筐で、同
−主データをｖＪ数回繰返して送り続ｆｆル。な２．フ
レーム内のＡＣＫフィールドのデータは繰返し伝送に訃
いて必ずしも一定でな（・。 第３図の場合は第１回目の送信が誤りなく行われている
ので、ｔ２〜１ｓで得られる第２、第３及び第４回目の
受信データは破棄される。第２の送受信回路（１りにお
いて受信データを破棄するか否かはＮＳの検出により決
定される。 第１の送受信回路（ｔａ）から第２の送受信回路（ｌｂ
）に対する第１回目の王データの伝送において誤りが生
じた場合には、第４図に示す動作になる。 第４図の１０％　ｔ、ＶＣ第１番目（奇数番目〕のデー
タが送らｎ、パリティエラー検出回路（８′鷹おけるパ
リティチェックで誤りであることがｔ１〜ｔ２で検出さ
れたら、このフレームの王データは破棄される。 第１番目の主データはこれに対する応答傷ち（ＡＣＫ）
２待たずに、ｔ！〜ｔ２に訃い又も伝送される。 そこで、第２の送受信回路（１ｂ）は、ｔ？〜ｔ３で第
２回目の伝送による王データ全受信する。もし、この生
データを含むフレームに誤りがなければｂ　ｔ３〜ｔ４
でＡＣ，：に＝０１ｉＥ第１の送受信回路（１ａ）に回
って送り返される。１ｗＪｌの送受信回路（１ａ）は、
ｔ４％ｔ、でＡＣＫ＝０１に検出すると、第１番目の主
データの伝送を停出し、ｔ５〜ｔ６では第２番目の王デ
ータを送出する。従つ工、第１回目のデータ伝送で第９
が生じた場合には、同一データを５画伝送ブることにな
る。今、１フレーム伝送時間全Ｔとすれば、誤りが生じ
ない場合の最低限必要な往書伝送時間は４Ｔであり、第
３図の１０〜ｔ１で誤りが生じた場合に必要になるデー
タ伝送時間は５Ｔとなる。従っ工、データ伝送に駒りが
生じても、データ伝送時間が１フレーム伝送時間Ｔだけ
長くなるの人である。 第４図で第２番目の主データがｔｓ％　ｔ、で送１！ｒ
されｈ　ｔ６〜１．で受信が確認され、ｔ６〜ｔ７で第
２回目の送信がなされ、ｔγ〜ｔ８で誤りであることが
確しされた場合には、既に１６〜ｔ７で誤りのない受信
が完了し又いるので、第２査目の主データ全５回以上伝
送することはない。第１回目のデータ伝送に基つ（ＡＣ
Ｋ＝１０の応答がｔ８〜ｔ９で得られた時に第２″４目
の生データ伝送は終了する。 第１の送受信（ロ）路（１ａ）から第２の送受信回路（
Ｉｂ）に対する伝送においてフレームが紛失し之場合、
又は第２の送受信回路（１ｂ）から第２の送受信回路（
１ａ）に対するＡＣＫの伝送に誤りがあったり、紛失し
たりした場合には、所望のＡＵＫが得られないので、得
られる筐で、同一データの伝送を繰返す。 送信制御ｓａυ及び受信制御部ａ２はＣＰＵにて構成さ
れている。第５図は、ＣＰＵにおける所定のプログラム
に従う動作子１１１を示すフローチャートである。デー
タ伝送開始時には、ステップＰ！にかいて、１）Ｆフィ
ールドＣ３に書き込むデータ９０ちＤ）’　ｉ　０に設
定し、且つＮＳフィールドＣ２に簀き込むデータとして
Ｆ＋＝Ｏｒ設定する。ステップＰ！に２いて初期設定が
終了したら、ステップＰ２で送信バッツァメモリ（５）
に送信データ（主データ）を入力させる。次に、ステッ
プＰ３において、送信バッファメモリ（５）に保持され
℃いる主データの番号が奇数であること金示すＮ５＝０
を作成し、同時に、送信データが有ること金示すＤＦ＝
１を作成し、これ等にフレーム合成回路（６）に与える
。これにより、第３図及び第４図に示す如き複倣回の同
一データ伝送が行われ、第２の送受信回路（ｌｂ）から
第１の送受信回路（１ａ）に向ってＡＣＫが返送され又
くる。そこで、送信側ａＳａυにｐいては、柳在送信中
のデータに対するＡＣＫがフレーム分離回路（９）から
得られること金ステップＰ４で待つ。そして、このステ
ップＰ４におい℃、ＡＣＫＯ内容全解読する。もし、Ａ
ｅＫ＝０１であれば、ステップＰ、において、ステップ
Ｐ３で設定し且つ出力しｔＮＳ−ｉ示すフラグＦ１にＡ
ＣＫ＝ｔ）１が対応するか否か全判定する。今、ステッ
プＰ１における初期設定時の７ラグＦ、が奇数を示す〔
０〕であり、ＡＣＫが奇数を示す〔０１〕であれは、Ａ
ＣＫと７ラクＦ１との対応関係が正しいので、ＹＥＳの
出力がステップＰ、から得られ、奇数番目のデータの送
信が完了し、第２番目の主データの送信のために、ステ
ップＰ７でＤＦが一旦

〔０〕に設定され、＋４つフラグ
Ｆ！の内容即ちＮ８の内容が反転される。、即ち、ステ
ップＰ５でフラグＦ！が奇数上＊すデータであっり場合
には、ステップＰ７で偶数馨示すフラグ１”１　（Ｎ　
Ｓ　＝　１　）が設定さ＋７る。 ステップＰ４からＡＣＫ＝１０が発生した時には、ステ
ップＰ６において、ＡＣＫ＝１０がステップＰ３で設定
されｔフラグＦＩＫ対応するか否か全中１定する。第１
ｆｔＦ目（奇数番目）のデータ伝送時にはフラグＦｘ＆
工［０１であるので、偶ａ番目のデータを示すＡＣＫ＝
＝１ｏに対応しないためＮ（Ｊの出力となり、ステップ
Ｐ３のフラグＦｌが偶ａ番目であることｔ示す〔１〕の
場合には、ＡＣＫ＝１０に対応するので、ＹＥＳの出力
を発生し、次のステップＰ７に移る。 ステップＰ４Ｋｓ−いｃＡｃＫ＝００又は１１が判定さ
れｔ場合、又はステップＰ５、Ｐ６の出力がＮ（Ｊの場
合には、データ伝送の誤り、又は紛失があり之ことｔ示
すので、ステップＰ４に戻り、第２回目辺後のデータ伝
送に対するＡＣ，’に’ｊｉ待ち、入力するＡＣＫの内
容全解読する。そして、正しいＡＣＫが得られ友時に、
ステップＰ５又はＰ６の出力がＹＥＳになり１次の主デ
ータの伝送が開始する。 第６図は受信制御部α力の動作馨示すフローチャートで
ある。筐す、フラグＦｚｋステップｐＨで設定する。即
ち、第２の送受信回路（１ｂ）から第１の送受信回路（
１ａ）に向って送られるデータの奇数番目及び偶数番目
を示すＮ８ｉ設定する。初期状態に訃（・又は、第１番
目（奇数番目〕の主データを示すフラグＦ’、＝Ｎ　Ｓ
　（１）　）　’Ｙ段設定る。次に、ステップＰＩ２に
２いて、フレーム分離回路（９）から右えもれるＬ）ｂ
”　（データ有無信号）がデータ荷りの〔１〕であるか
否かを判定する。Ｎ（Ｊであれば、Ｄｋ゛＝１になるま
で待機し、〔１〕の場合にはＹＥＳとなり、次のステッ
プＰＩ３に行く。ステップＰ１３におい又は、Ｎ５＝ｘ
かＮ８＝ｏかが判定さｎる。 Ｎ８＝０の場合には、ステップ”＋４でＡＣＫ士０１が
、Ｎ５＝１の場合にはステップＰＩ５でＡＵＫ＝１０が
フレーム合成回路（６）に対１℃出力される。なｐ、受
傷制御部＋１２１からフレーム合成回路（６）ＫＡ（、
：Ｋが与えられ、これを伴なったデータ伝送が１回行わ
れたら、送受信制御部（１２１におけるＡＣＫは〔００
〕にクリアされる。ステップ”＋６におい℃は、フレー
ム分離回路（９）力・ら得られるＮ８の内容とステップ
”１１又はＰＩ７で設定されたフラグＦ２の内容とが一
致するか否かが刊１定される。例えば、第１番目のデー
タの受信のために、ステップＰＩＩでフラグＦ２が奇数
７示す［０１であり、受信した）万一マットのＮ８フイ
ールドＣ２のＮＳデ−タも

〔０〕であれば、ＹＥＳの出
力となり、受傷が完了する。即ちパリティエラー検出回
路（８）でパリティエラーがないことが検出された時の
みフレーム分離回路（９）からへＳが得られ、このへＳ
が正しければ結局エラーがなかったことになるため受信
完了となる。従って、次のステップＰＩ７でフラグ上゛
２が反にされ、第２査目の王データの受信の準備が行わ
れる。また、ステップＰ１８におい工、受傷バッファメ
モリａＱｌのテ゛−タを出力さダ、しかる後、ステップ
Ｐ１２　Ｋ戻る。なお、ステップＰ１６でＮ８と７ラグ
全゛２とが不−故のためにＮｏの出力が得られた場合は
、破棄すべきデータが入力し℃いることになるので、ス
テップＰｌｊｌに戻る。 〔変形例〕 本発明は上述の実施例に限定されるものでなく。 例えば次の変形が可能なものである。 ｆａｔ　　誤りチェック用データとし″′ＣＣ几ｅ１＜
使用する場合にも適用可能である。 ｆｂｌ　　送信制御ｆｆ１ｌＱυと受信制御部α力と全
共通のＣＰＵＰ使用する柚成とし又もよ（゛。 （ｃＩ　　端本装置間のデータ伝送にも適用可能である
。 ｌｄｌ　　伝送回路（２）７時分割多重、又は８波数多
重等の伝送回路にする場合にも適用可能である。 〔発明の効果〕 上述から明らかな如く、本発明によれば、伝送に誤りが
生じ又も、伝送効率の低下が少なくなる。

【図面の簡単な説明】

第１図は本発明の１実譲例に係わるテ′−タ伝送力弐を
示すブロック図、 第２図は単位フレームのフォーマットを示す図、第３図
は伝送族つがない場合のデータのやりとりｔ示す図、 第４図は伝送誤りのある場合のデータのやりとりｔ示す
図、 第５図は送信制御部の動作手順を示す流れ図。 第６図は受信制御部の動作子ｌ順會示す流れ図。 第７図は従来の待機形ＡＲＱ方式で誤りのな−・場合の
データのやりとりｔ示す図、 第８図は従来の待機形ＡＲＱ力式で論つのある場合のデ
ータのやりとり全示す図、 第９図は従来の待機形ＡＲＱ方式でデータが紛失し７ｊ
−’Ｊ３合のデータのやりとりを示す図である。 （１ａ）−・・第１の送受信回路、（］ｂ）・・・第２
の送受信回路、（２）・・・伝送回路、（５）・・・送
信バッファメモリ、（６）・・・フレーム合成回路、（
７）・・・パリティ付加回路、（８）・・・パリティエ
ラー検出回路、（９）・・・フレーム分離回路、Ｕα・
・・受信バッファメモリ、αυ・・・送信制御部、ｕ４
・・・受信制御部。 代　　理　　人　　　高　　野　　則　　次ｉｌ１図 第３図 ５＋７Ｌ−ｈ　の４ｔ、ｔｖ４Ｍ 第７図 第８図 Ｌｍ羨ソ

Claims (2)

【特許請求の範囲】
1. （１）第１の主データと誤りチェック用データと前記第
   １の主データの識別データとを含む第１のフレームを第
   １の送受信回路から第２の送受信回路にフレーム単位で
   繰返して複数回伝送すること、前記第２の送受信回路に
   おいて前記第１のフレームを受信し、前記誤りチェック
   用データを使用して前記第１の主データが誤りなく受信
   されたか否かを判定すること、 前記判定によつて前記第１の主データの誤りのない受信
   が確認された場合には前記識別信号に対応する応答信号
   （ＡＣＫ）を形成し、この応答信号（ＡＣＫ）を前記第
   １の送受信回路に伝送し、且つこれ以後において前記第
   ２の送受信回路が受信する第１の主データを破棄し、誤
   りのない１つの前記第１の主データのみを有効データと
   して取り出すこと、 前記第１の送受信回路において前記応答信号（ＡＣＫ）
   を検出すること、 前記応答信号（ＡＣＫ）が検出されたら、前記第１の送
   受信回路から前記第２の送受信回路への前記第１のフレ
   ームの伝送を停止し、第２の主データと誤りチェック用
   データと前記第２の主データの識別データとを含む第２
   のフレームを前記第１の送受信回路から前記第２の送受
   信回路にフレーム単位で繰返して複数回伝送すること、 前記第２の主データの受信誤りの判定、前記第２の主デ
   ータに対応する応答信号（ＡＣＫ）の形成、伝送、及び
   検出を前記第１の主データの場合と同様に行うこと、 を特徴とするデータ伝送方式。
2. （２）前記第１の主データは奇数番目のデータであり、
   前記第１の主データの識別データは奇数番目を示すデー
   タであり、前記第１の主データに対応する応答信号は奇
   数番目を示す応答信号であり、前記第２の主データは偶
   数番目のデータであり、前記第２の主データの識別デー
   タは偶数番目を示すデータであり、前記第２の主データ
   に対応する応答信号は偶数番目を示す応答信号である特
   許請求の範囲第１項記載のデータ伝送方式。