JPS62239611A - デイジタル信号雑音除去回路 - Google Patents
デイジタル信号雑音除去回路Info
- Publication number
- JPS62239611A JPS62239611A JP61082155A JP8215586A JPS62239611A JP S62239611 A JPS62239611 A JP S62239611A JP 61082155 A JP61082155 A JP 61082155A JP 8215586 A JP8215586 A JP 8215586A JP S62239611 A JPS62239611 A JP S62239611A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- signal
- circuit
- output
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル信号雑音除去回路に関する。
ディジタル信号において、一定時間以上持続しない信号
状態は雑音とみなして除去するようなディジタル信号雑
音除去回路は、未だ適切なものが開発されていない。
状態は雑音とみなして除去するようなディジタル信号雑
音除去回路は、未だ適切なものが開発されていない。
本発明の目的は、一定時間以上持続しない信号状態は雑
音とみなして除去することのできるディジタル信号雑音
除去回路を提供することにある。
音とみなして除去することのできるディジタル信号雑音
除去回路を提供することにある。
本発明のディジタル信号雑音除去回路は、入力ディジタ
ル信号と出力ディジタル信号を入力とする排他的論理和
回路と、この排他的論理和回路の出力により作動され、
入力されるクロック信号をカウントし、所定数のクロッ
ク信号をカウントすると出力を発生する計数回路と、こ
の計数回路の出力と入力ディジタル信号を入力として出
力ディジタル信号を出力するフリップフロップ回路とを
備え、入力ディジタル信号において一定時間以上持続し
ない信号状態を雑音とみなし除去したものを前記フリッ
プフロップ回路から出力ディジタル信号として出力する
ことを特徴としている。
ル信号と出力ディジタル信号を入力とする排他的論理和
回路と、この排他的論理和回路の出力により作動され、
入力されるクロック信号をカウントし、所定数のクロッ
ク信号をカウントすると出力を発生する計数回路と、こ
の計数回路の出力と入力ディジタル信号を入力として出
力ディジタル信号を出力するフリップフロップ回路とを
備え、入力ディジタル信号において一定時間以上持続し
ない信号状態を雑音とみなし除去したものを前記フリッ
プフロップ回路から出力ディジタル信号として出力する
ことを特徴としている。
次に、図面を参照して、本発明の実施例を詳細に説明す
る。
る。
第１図及び第２図は、本発明の一実施例を説明するブロ
ック図及びタイムチャートである。
ック図及びタイムチャートである。
本実施例のディジタル信号雑音除去回路は、入力ディジ
タル信号２０と、出力ディジタル信号５０を入力とする
排他的論理和回路１と、排他的論理和回路の出力３０と
クロック信号１０を入力とするＮ進カウンタ２と、Ｎ進
カウンタのキャリー信号４０と入力ディジタル信号２０
を入力とし出力ディジタル信号５０を出力するフリップ
フロップ回路３とから構成されている。
タル信号２０と、出力ディジタル信号５０を入力とする
排他的論理和回路１と、排他的論理和回路の出力３０と
クロック信号１０を入力とするＮ進カウンタ２と、Ｎ進
カウンタのキャリー信号４０と入力ディジタル信号２０
を入力とし出力ディジタル信号５０を出力するフリップ
フロップ回路３とから構成されている。
Ｎ進カウンタ２は、排他的論理和回路１の出力３０が“
０”のときはリセット状態にあり、“１”になるとクロ
ック信号１０をカウントし、Ｎ回カウントするとキャリ
ー信号４０を出力する。Ｎの値は、□入力ディジタル信
号２０が一定時間以上持続しない状態を雑音とみなしこ
れを除去する場合の、この一定時間に対応するように選
ばれる。
０”のときはリセット状態にあり、“１”になるとクロ
ック信号１０をカウントし、Ｎ回カウントするとキャリ
ー信号４０を出力する。Ｎの値は、□入力ディジタル信
号２０が一定時間以上持続しない状態を雑音とみなしこ
れを除去する場合の、この一定時間に対応するように選
ばれる。
フリップフロップ回路３は、入力ディジタル信号２０が
“１”のときにＮ進カウンタ４０の出力信号が“１”な
らば“１”を出力し、入力ディジタル信号２０が“０”
のときにＮ進カウンタ４０の出力信号が“１”ならば“
０”を出力する。
“１”のときにＮ進カウンタ４０の出力信号が“１”な
らば“１”を出力し、入力ディジタル信号２０が“０”
のときにＮ進カウンタ４０の出力信号が“１”ならば“
０”を出力する。
以上の構成のディジタル信号雑音除去回路において、入
力ディジタル信号２０がＯ゛から“１”に変化すると、
出力信号５０との排他的論理和回路１の出力信号３０は
“０”から“１”に変化し、Ｎ進カウンタ２は入力クロ
ック信号１０のカウント動作を開始する。
力ディジタル信号２０がＯ゛から“１”に変化すると、
出力信号５０との排他的論理和回路１の出力信号３０は
“０”から“１”に変化し、Ｎ進カウンタ２は入力クロ
ック信号１０のカウント動作を開始する。
入力ディジタル信号２０が変化せず“１”の状態が持続
しくこのディジタル信号部分を第２図に符号ａを付して
示す）、Ｎ進カウンタ２がクロック信号１０をＮ回カウ
ントすると、Ｎ進カウンタ２はキャリー信号４０を出力
する。これによりフリップフロップ回路３の出力信号５
０は０″から“１”に変化する。
しくこのディジタル信号部分を第２図に符号ａを付して
示す）、Ｎ進カウンタ２がクロック信号１０をＮ回カウ
ントすると、Ｎ進カウンタ２はキャリー信号４０を出力
する。これによりフリップフロップ回路３の出力信号５
０は０″から“１”に変化する。
また、Ｎ進カウンタ２がクロック信号１０をＮ回カウン
トする前に入力ディジタル信号２０が“１”から“０”
に変化すると（このディジタル信号部分を第２図に符号
すを付して示す）、排他的論理和回路１の出力信号３０
は“１”から“０”に変化し、Ｎ進カウンタ２はリセッ
トされる。したがって、フリップフロップ回路３にはキ
ャリー信号４０は入力されないのでフリップフロップ回
路３の出力信号５０は変化せず“０”の状態を維持する
。したがって、ディジタル信号部分すは一定時間以上持
続しないとして、除去されることとなる。
トする前に入力ディジタル信号２０が“１”から“０”
に変化すると（このディジタル信号部分を第２図に符号
すを付して示す）、排他的論理和回路１の出力信号３０
は“１”から“０”に変化し、Ｎ進カウンタ２はリセッ
トされる。したがって、フリップフロップ回路３にはキ
ャリー信号４０は入力されないのでフリップフロップ回
路３の出力信号５０は変化せず“０”の状態を維持する
。したがって、ディジタル信号部分すは一定時間以上持
続しないとして、除去されることとなる。
次に、入力ディジタル信号２０が“１”から０”に変化
すると、排他的論理和回路１の出力信号は“０”から“
１“に変化し、Ｎ進カウンタ２は入力クロック信号１０
のカウント動作を開始する。
すると、排他的論理和回路１の出力信号は“０”から“
１“に変化し、Ｎ進カウンタ２は入力クロック信号１０
のカウント動作を開始する。
入力ディジタル信号２０が変化せず“０”の状態が持続
しくこのディジタル信号部分を、第２図に符号Ｃを付し
て示す）、Ｎ進カウンタ２がクロック信号１０をＮ回カ
ウントすると、Ｎｉｌカウンタ２はキャリー信号４０を
出力する。これによりフリップフロップ回路３の出力信
号５０は１”から″。
しくこのディジタル信号部分を、第２図に符号Ｃを付し
て示す）、Ｎ進カウンタ２がクロック信号１０をＮ回カ
ウントすると、Ｎｉｌカウンタ２はキャリー信号４０を
出力する。これによりフリップフロップ回路３の出力信
号５０は１”から″。
”に変化する。
また、Ｎ進カウンタ２がクロック信号１０をＮ回カウン
トする前に入力ディジタル信号２０が“０”から“１”
に変化すると（このディジタル信号部分を、第２図に符
号ｄを付して示す）、排他的論理和回路１の出力信号３
０は“１”から“Ｏ”に変化し、Ｎ進カウンタ２はリセ
ットされる。したがって、フリップフロップ回路３には
キャリー信号４０は入力されないのでフリップフロップ
回路３の出力信号５０は変化せず“１”の状態を維持す
る。
トする前に入力ディジタル信号２０が“０”から“１”
に変化すると（このディジタル信号部分を、第２図に符
号ｄを付して示す）、排他的論理和回路１の出力信号３
０は“１”から“Ｏ”に変化し、Ｎ進カウンタ２はリセ
ットされる。したがって、フリップフロップ回路３には
キャリー信号４０は入力されないのでフリップフロップ
回路３の出力信号５０は変化せず“１”の状態を維持す
る。
したがって、ディジタル信号部分ｄは一定時間以上持続
しないとして、除去されることとなる。
しないとして、除去されることとなる。
以上説明したように、本実施例によれば、入力ディジタ
ル信号において一定時間以上持続しない状態を雑音とみ
なし除去したものを出力ディジタル信号として出力する
ことが可能となる。
ル信号において一定時間以上持続しない状態を雑音とみ
なし除去したものを出力ディジタル信号として出力する
ことが可能となる。
なお、以上の実施例ではクロック信号の計数にＮ進カウ
ンタを用い、クロック信号をＮ回カウン１− したとき
に出力されるキャリー信号を用いたが、これに限られる
ものではなく、クロック信号をＮ回カウントしたならば
出力を発生する計数回路であればいかなるものであって
もよい。
ンタを用い、クロック信号をＮ回カウン１− したとき
に出力されるキャリー信号を用いたが、これに限られる
ものではなく、クロック信号をＮ回カウントしたならば
出力を発生する計数回路であればいかなるものであって
もよい。
以上の様に本発明によれば、ディジタル信号において一
定時間以上持続しない信号状態は雑音とみなして除去す
るディジタル信号雑音除去回路を容易に実現できる。
定時間以上持続しない信号状態は雑音とみなして除去す
るディジタル信号雑音除去回路を容易に実現できる。
第１図は本発明によるディジタル信号雑音除去回路の一
実施例のブロック図、 第２図は第１図の実施例の動作を説明するタイムチャー
トである。 １・・・・Ｓ排他的論理和回路 ２・・・・・Ｎ進カウンタ ３・・・・・フリップフロップ回路 １０・・・・・クロック信号 ２０・・・・・入力ディジタル信号 ３０・・・・・排他的論理和回路の出力信号４０・・・
・・キャリー信号 ５０・・・・・出力ディジタル信号 第２図
実施例のブロック図、 第２図は第１図の実施例の動作を説明するタイムチャー
トである。 １・・・・Ｓ排他的論理和回路 ２・・・・・Ｎ進カウンタ ３・・・・・フリップフロップ回路 １０・・・・・クロック信号 ２０・・・・・入力ディジタル信号 ３０・・・・・排他的論理和回路の出力信号４０・・・
・・キャリー信号 ５０・・・・・出力ディジタル信号 第２図
Claims (1)
- （１）入力ディジタル信号と出力ディジタル信号を入力
とする排他的論理和回路と、この排他的論理和回路の出
力により作動され、入力されるクロック信号をカウント
し、所定数のクロック信号をカウントすると出力を発生
する計数回路と、この計数回路の出力と入力ディジタル
信号を入力として出力ディジタル信号を出力するフリッ
プフロップ回路とを備え、入力ディジタル信号において
一定時間以上持続しない信号状態を雑音とみなし除去し
たものを前記フリップフロップ回路から出力ディジタル
信号として出力することを特徴とするディジタル信号雑
音除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61082155A JPS62239611A (ja) | 1986-04-11 | 1986-04-11 | デイジタル信号雑音除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61082155A JPS62239611A (ja) | 1986-04-11 | 1986-04-11 | デイジタル信号雑音除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62239611A true JPS62239611A (ja) | 1987-10-20 |
Family
ID=13766545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61082155A Pending JPS62239611A (ja) | 1986-04-11 | 1986-04-11 | デイジタル信号雑音除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62239611A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011035498A (ja) * | 2009-07-30 | 2011-02-17 | New Japan Radio Co Ltd | スイッチングドライバ回路 |
-
1986
- 1986-04-11 JP JP61082155A patent/JPS62239611A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011035498A (ja) * | 2009-07-30 | 2011-02-17 | New Japan Radio Co Ltd | スイッチングドライバ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62239611A (ja) | デイジタル信号雑音除去回路 | |
| JPS62239610A (ja) | デイジタル信号雑音除去回路 | |
| JP2707778B2 (ja) | ノイズ除去回路 | |
| JPS6316711A (ja) | タイミング装置 | |
| JPS6319106B2 (ja) | ||
| JP3576589B2 (ja) | Ｐｃｍ信号ノイズ除去方式 | |
| JP2638337B2 (ja) | エラーカウンタ回路 | |
| JP2716203B2 (ja) | 情報処理装置 | |
| JP2792261B2 (ja) | 警報開始遅延回路 | |
| JPS61183745A (ja) | 割込制御装置 | |
| JPH04158619A (ja) | 入力回路 | |
| JPH05243916A (ja) | 論理反転エラー防止機能付フリップフロップ回路 | |
| JPH01125015A (ja) | ノイズ除去回路 | |
| JPH02206085A (ja) | データ設定回路 | |
| JPH0470208A (ja) | ノイズ除去回路 | |
| JPH03267811A (ja) | チャタリング除去回路 | |
| JPS63282865A (ja) | 入出力回路 | |
| JPS6273813A (ja) | 雑音除去回路 | |
| JPH01194550A (ja) | アラーム信号保持回路 | |
| JPS61180333A (ja) | 累算装置 | |
| JPH07109986B2 (ja) | カウンタ回路 | |
| JPS63204481A (ja) | パタ−ン検出回路 | |
| JPS6387815A (ja) | 雑音除去回路 | |
| JPH05324116A (ja) | 半導体回路装置 | |
| JPH04324709A (ja) | 雑音除去回路 |