JPS6223893B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は演算部、入出力部、プログラム・メモ
リ部、データ・メモリ部等により構成されるマイ
クロプログラム制御回路に関し、同回路がプログ
ラム・メモリからのマイクロ命令の読み出し、実
行時に、回路系が不定状態となり、プログラム・
メモリ内で暴走し続けたような場合の不定状態か
らの脱出法を提供することを目的とする。

従来、マイクロプログラムにより動作するマイ
クロプログラム制御回路では、電源投入時には、
パワー・オン・クリア回路を設け、プログラム・
メモリ（第一記憶回路）のアドレス指定をするプ
ログラムカウンタは初期設定されていた。また、
他のフラグ類もパワー・オン信号により初期設定
されていた。

一般的なパワー・オン・クリア回路を第１図に
示す。基本的な動作は抵抗１０１と容量１０２の
時定数による時定数で決定される電圧がインバー
タ１０３に印加され、電源投入時にのみ信号が得
られるのである。第１図のＡ，Ｂ点の信号波形を
第２図に示す。（ｔ；時間、Ｖ；電圧） しかし、第１図に示すパワー・オン・クリア回
路では、電源を切つた後、容量２の電荷が完全に
放電されないうちに、電源を再投入すると、第２
図に示すようなＢ点の信号は出力されない。この
場合には、予め設定されるべきプログラムカウン
タの先頭番地、及び各種フラグの初期値等が設定
されずに不定状態となり、プログラム・メモリ内
で暴走する可能性がある。また、パワー・オン・
クリア回路の誤動作時に限らず、この種のマイク
ロプログラム制御回路では、システム規模が非常
に大きいため、ダイナミツク回路構成を多用して
いるが、ダイナミツク回路はデータを回路の寄生
容量でホールドしているため、電源電圧の変動に
より同様な不安定状態を招き、暴走する可能性が
ある。

このような回路の暴走を阻止するために、本発
明では、回路系が一定時間以上動作し続けた場合
（その判断は系へ動作クロツクが供給されている
か否かによる）には、回路系が暴走していると判
断して、動作クロツクの供給を禁止する。そし
て、内部のタイマー、外部トリガ等の起動信号
で、再び動作クロツクの回路系への供給を開始
し、プログラム・メモリの予め指定された先頭番
地からプログラムを実行してゆくことにより、通
常のループへ戻らせる。以上の処理を行なわせる
ことで回路の暴走を防ぐことができる。

以下、実際の発明例にもとづいて説明する。

第３図は本発明による回路構成図である。

３０１は水晶等を用いた発振器、及び信号形成
用分周器である。３１３は動作クロツク形成回路
であつて、３３５の信号ラインが「１」レベルの
ときは、メイン回路３０２にクロツクを供給す
る。３０２はメイン回路である。３０３はプログ
ラムカウンタで３０４のプログラム・メモリ（こ
の例ではROM＝Read Only Memory）の番地を
指定する。３０４から読み出されたマイクロ命令
は、インストラクシヨンレジスタ３０５内に格納
され、付属のデコーダで解読され、インストラク
シヨンバス３１１を介して他の回路系を制御す
る。

３０６はデータポインタで３０７のデータ・メ
モリ（この例ではRAM＝Randam Access
Memory）の番地を指定する。３０８はRAMの
入出力部であり、データ授受を受けもつ。３１０
はデータの加減算、反転、ビツト回転等の演算を
行なう論理演算回路で、ワーキングレジスタとし
てアキユムレータ３０９を有している。

３３４はシステムの停止、及び起動（すなわち
クロツクの禁止、発生を制御）を制御する制御回
路と、ある設定時間以上メイン回路にクロツクが
供給され続けるとシステムの停止をなすためのタ
イマー回路である。クロツクφ１，φ２は第４図
に示すような信号とする。

システム動作時、すなわちクロツク供給時には
３３５は「１」である。

３０４のROMからシステム停止命令３１２
（例えばHALT命令とする）が出力されるとAND
ゲート３１７は「１」となり、ORゲート３１８
を介してラツチ３１９にクロツクφ１で「１」が
書き込まれる。その結果、３１９の出力である
３３５の信号は「０」となつて、ANDゲート３
３３で３０２へのクロツク供給は禁止され、メイ
ン回路３０２は停止状態に入る。

クロツク供給停止状態で、内部タイマー３１
５、もしくは外部トリガ信号入力ポート３１４か
らの起動信号がNORゲート３１６を介してORゲ
ート３１８に入力され、φ１のクロツク信号によ
り、ラツチ３１９に「１」が書き込まれる。そし
て、ANDゲート３３３は解除され、３０２へク
ロツクが供給される。同時に、３１９のＭ出力と
クロツクドゲート３２１、及びラツチ３２０によ
り遅延された信号、すなわち３２０ので構成さ
れるNORゲート３２２の出力−微分信号によつ
て３０３のプログラムカウンタは先頭番地が設定
される。この場合には、３０３を構成する全ビツ
トはリセツトされて、先頭番地は「０」番地に設
定される。

ところで、３０２のメイン回路で電源の不安定
性等の理由により暴走した場合には、プログラム
はループを繰り返し、３１２のHALT命令が発生
せず、よつて３３５は「１」に維持され続けるこ
とになる。第５図に示すように（クロツクφ１は
例えば32KHzから形成される16KHz信号とす
る。）フリツプ・フロツプ３２５と３２６で１Hz
信号を４回計数すると３２７，３２８の出力で
NORゲート３２３に、φ１と同期した信号が得
られる。３２３の出力信号によつて３１９の出
力は強制的に「０」にサプレスされ、３０２への
クロツクの供給は停止される。３２５と３２６は
３３１，３３０から出力される信号で再びリセツ
トされる。クロツク停止後は、入力ポート３１
４、もしくはタイマー３１５から起動信号待ちと
なつて、NORゲート３１６に起動信号が現われ
ると、再び３１９のＭは「１」となつて、３０２
へのクロツク供給がなされる。このときNOR３
２２には1/16Ｋの信号が現われ、３０３のプログ
ラムカウンタを「０」番地に設定する。

「０」番地からは第６図に示すような、プログ
ラム・フローを処理してゆき、正常動作に戻る。

以上のように、本発明によれば、通常のHALT
命令を受けてクロツク信号を停止せしめる禁止回
路によつて、プログラム制御回路の暴走状態にお
いてもクロツク信号を停止できるため、簡単な回
路で暴走状態から脱け出すことができる。

【図面の簡単な説明】

第１図……パワー・オン・クリア回路、第２図
ａ，ｂ……パワー・オン・クリア回路のタイミン
グ・チヤート、第３図……本発明による回路構成
例、第４図……クロツクのタイミング・チヤー
ト、第５図……タイミング・チヤート、第６図…
…フロー・チヤート。

Claims (1)

【特許請求の範囲】
1. １ 各種電子回路を動作せしめるクロツク信号を
   供給するクロツク信号発生回路、各種マイクロ命
   令を記憶する第一記憶回路、各種データを記憶す
   る第二記憶回路、演算回路、及び入出力回路から
   構成されるマイクロプログラム制御回路におい
   て、前記クロツク発生回路は、外部もしくは内部
   からの起動信号を受けて前記クロツク信号を供給
   せしめる起動回路、プログラム処理に要する時間
   よりも長い一定時間を計数して前記クロツク信号
   の供給禁止信号を発生するタイマー回路、前記ク
   ロツク信号の供給禁止を指示するマイクロ命令又
   は前記禁止信号を受けて前記クロツク信号の供給
   を一部又は全て禁止せしめる禁止回路を含むこと
   を特徴とするマイクロプログラム制御回路。