JPS62235839A - 変更可能な入／出力優先順位選択装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は一般に、データ処理システムのプロセッサ装置
と多数の周辺装置間でのデータ通信に関する。特に本発
明は、通信の順序を決定することによってプロセッサ装
置との通信を望む複数の周辺装置をプロセッサ装置が取
り扱うのを可能とする変更可能な入／出力優先順位選択
装置に関する。

（従来の技術） 現在の多くのデータ処理システムは、データをストアし
たり、遠隔源からデータを受信したり、あるいは（例え
ば端末及びキーボード装置の場合には）ユーザと処理シ
ステム自体の間の通信インタフェースを与える各種の周
辺装置に接続された中央処理装置を含む６周辺装置はし
ばしば１種または別種の単一バスジステムを介して通信
するので、２つ以上の周辺装置がプロセッサ装置との対
話を必要とする場合、データ通信の衝突を避けるために
は、そのような個別装置との対話または通信の順位付け
が確立されねばならない。

しかしこの順位付けでは同時に、異なった種類の周辺装
置がデータを通信可能な速度と、通信すべきデータの持
続性（すなわち伝送されないとき消失前にどれ位長くデ
ータが利用可能か）も考慮しなければならない０例えば
、通信設備用の制御装置は非常に小さい（２バイト）の
データバッファを持つことが多い。従って、通信制御装
置がプロセッサ装置にデータを転送しようとするときは
、はり即座にそれを行わねばならない。このため、順序
付けの決定が周辺装置に割り当てられた各種の特性に応
じてしばしばなされる。これら優先順位の割当が、ある
時点で２つ以上に周辺装置が同時にプロセッサ装置を要
求した場合に、まず初めにどの周辺装置がアテンション
を受取るのかを指定する。

（発明が解決しようとする問題点） これまで使われている優先順位付けの一態様では、周辺
装置の優先順位がディジーチェーン（いもづる式）入／
出力（Ｉ　１０）バスに沿った各々の位置に基づいて決
まる。このため、周辺装置の割り当てられた優先順位を
変えるには、Ｉ１０バスに沿った周辺装置の物理的な配
置質えを必要とする。

さらに別の優先順位付は方法は、同じＩ１０バスに接続
された他の装置に対する当該装置の優先順位を決める周
辺装置内のスイッチ設定に依拠している。この方式では
、優先順位付けの階層中における該当の優先順位を変更
するのに周辺装置の物理的な配置質えを必要としないが
、周辺装置の割当優先順位を変更したいときには、やは
りスイッチをリセットするのに物理的な行為を行わなけ
ればならない。

つまり、各種の優先順位付は方式が知られているが、い
ずれの方式も割当優先順位の変更において、何らかの形
の物理的手段によるシステムの再構成を必要としない真
の柔軟性を与えるものでない。

（問題点を解決するための手段） 従って本発明によれば、プログラムド制御によって変更
可能で、多数の周辺装置と中央処理装置の間でのデータ
通信の優先順位付けを選択的に構成し直す装置が提供さ
れる。さらに、本装置は優先順位付けの自動的再調整を
行い、ある期間中一部の周辺装置に他の周辺装置より高
い優先順位を与え、その後構成変えして他の周辺装置に
以前よりも高い優先順位を許可する。

広い概念において、本発明は多数の利用可能な所定の優
先順位スケジュールのうち１つを選択するのに用いる情
報を含むプリセット可能レジスタを備え；各スケジェー
ルがデータ処理システムの一部を形成する多数の周辺装
置にデータ通信の優先順位を割り当てる。どの周辺装置
がプロセッサ装置との通信を望んでいるかを指示するデ
ータを上記情報と組合せるロジックが設けられ、データ
通信を望んでいる最高優先順位の周辺装置を識別する選
択信号を発生する０周辺装置の選択後、プリセット可能
レジスタは所望に応じ、所定の優先順位スケジュールの
中から別のものを選択するように変更されるか、あるい
は同じ優先順位−ヶジュールをそのまま指定しておくこ
とができる。

プリセット可能レジスタは、プロセッサ装置からアクセ
ス可能である。これが、優先順位スケジュールの選択に
対するプログラム制御を可能とする。

（実施例） 本発明は米国特許第４．２２８，４９６号に開示されて
いるようなマルチプロセッサシステムで使われ、そこで
用いられている優先順位付は方式の改良である。一般に
、２つ以上の周辺装置がプロセッサ装置と交信を望むと
きには、何らかの形の優先順位付はスケジユールが必要
である。一部の周辺装置（例えば非常に小さいデータバ
ッファを持ち、従ってそのバッファを素早く空にする必
要がある通信コントローラ等）は、他の装置（例えばキ
ーボードや端末等）より頻繁に注意を払う必要がある。

このため、高速装置等に素早くデータをアン０ドしなけ
ればならないそうした装置に通常高い優先順位が与えら
れる一方、もっと遅い装置には低い優先順位が与えられ
る。

第１図に、全体を参照番号１０で示したデータ処理シス
テムを示し、同システムは入／出力（Ｉｌｏ）バス１６
によって複数の装置コントローラ（ＤＣ）１４に接続さ
れた少なくとも１つのプロセッサ装置１２を備えている
。詳しく示してないが、各装置コントローラ１４にはデ
ィスクドライブ、テープ装置、端末、データ通信機器（
つまりモデム）等の周辺装置（不図示）が付設されてい
る。各装置コントローラ１４は必要に応じ、その周辺装
置中の１つをプロセッサ装置１２との交信のために選択
する。

一般にデータ通信は最初の段階で、周辺装置（不図示）
からの情報の検索あるいはそこへの情報のストアを望む
プロセッサ装置１２によって開始奎れる。つまり、プロ
セッサ装置１２からの要求信号がＩ１０バス１６を介し
、所望の情報を存するかあるいは情報をストアすべき位
置にある周辺装置（不図示）に対応した装置コントロー
ラ１４に送られる。他方装置コントローラ１４は、その
周辺装置　＜＊図示）の通信設定を行い、データ転送の
準備が整ったときプロセッサ装置１２に信号を発生する
。

プロセッサ装置１２からのデータ転導要求に応じ、多数
の装置コントローラ１４がある一時点で同時う転送準備
状態９人やことも珍しくなパ・このときプロセラ？装［
１２Ｇ！、どの装置子ントローラ１４が通信を望んでい
るかを判定腎、順序正しい方法、好ましくは何うかの形
の優先順位付はスケジュールに従って通信対話をアレン
ジするタスクに向かう。プロセッサ装置と装置コントロ
ーラ１４の間でのＩ１０バス１６を介したデータ通−が
いかに取り扱われるかのもっと詳賢い議論については、
米国特許−４，２２８，４９６号を参照されたい。同特
許の開示内容は、参照によってこ−に含まれるものとす
る０通信順序の決定が本発明の課題であり、第２図畔そ
の順序を決定するための好ましい装置を示す。

次に第２図を参照すると、全体を参照番号２０で示した
変更可能な入／出力優先順位導択装置が、Ｉ１０バス１
６（第１図）の一部１６ａをデータ取込レジスタ２２で
受取るものとして示しである。

Ｉ１０バス部分１６ａは１６ビントの双方向データバス
を含み、これが優先順位選択装置２０によって維持され
ている多数の優先順位付はスケジユールの１２に従って
、プロセッサ装Ｗ１１２と装置コントローラ１４の間で
データを通信する。Ｉ１０バス部分１６ａには、１６ビ
ツトのデータ送出レジスタ２４も接続されている。また
Ｉ１０バス部分１６ａはプロセッサ装置１．２内の回路
（不図示）にも接続され、（データ取込及び送出レジス
タ２２．２４を用いて）プロセッサ装置と装置コントロ
ーラ１４の間でのデータ転送を実際に取扱う。

データ取込及び送出レジスタ２２．２４は、ポーリング
（呼びかけ）と選択のために使われる。

前出の米国特許Ｎａ４．２２８．４９６に詳述されてい
るように、データ取込レジスタ２２の各ビット位置が特
定の装置コントローラ１４に対応する。

ポーリング時、自らとプロセッサ装置１２の間でのデー
タ転送を要求する装置コントローラ１４が、データ取込
レジスタ２２内の対応するビット位置を１にセットする
。ポーリングの終了時点で、１６の利用可能なビット位
置のうち１つ以上が１にセットされ、装置コントローラ
１４がデータ通信準備状態にあることを指示する。

データ取込レジスタ２２の内容は４ビツトづつのグルー
プで、サブグループ優先順位選択回路２６．２８．３０
．３２に導かれる。各４ビツトグループの２つ以上のビ
ット位置が１にセットされていると、対応したサブグル
ープ優先順位選択回路２６〜３２がその情報から前もっ
てアレンジされた優先順位に基づき、セットされたビッ
ト位置に対応する装置コントローラのうちどれが通信の
ため初めに選択されるべきかを判定する。

選択された装置コントローラ１４のコード化表示が、サ
ブグループ優先順位選択回路２６〜３２から多重化回路
（ＭＰＸ）３４に導かれる。さらに各サブグループ優先
順位選択回路２６〜３２は、特定のサブグループ優先順
位選択回路に付設した１つ以上の装置コントローラ１４
が準備状態にあることを指示する利用可能（ＡＶＡＩＬ
）信号を、マスター優先順位選択回路４０に導く。マス
ター優先順位選択回路４０は、サブグループ優先順位選
択回路の動作とほとんど同じ方法で、どのサブグループ
の装置コントローラ１４がデータ通信を行うべきかをサ
ブグループ優先順位選択回路２６〜３２の中から選択す
る。そしてマスター優先順位選択回路４０はＳＦ、ＬＥ
ＣＴ　（選択）信号を生じ、これがＭＰＸ３４の選択入
力に加えられ、サブグループ優先順位選択回路２６〜３
２のうち４〜１６デコ一ド回路（デコーダ）４２に導く
べきコード化出力を選択する。

マスター優先順位選択回路４０からの５ＥＬｔＩＣＴ信
号とＭＰＸ３４からの出力が、どの装置コントローラ１
４が選ばれたかの完全な識別をコード化された形で与え
る。この４ビツトのコード化表示が、マスター優先順位
選択回路４０からのＥＮＡＢＬＥ（エネーブル）信号で
動作可能状態にある４〜１６デコーダ４２に加えられデ
コードされる。４〜１６デコーダ４２の１６ビツト出力
がデータ送出レジスタ２４に導かれ、選択された装置コ
ントローラーに対応するデータ送出レジスタ２４の１ビ
ツト位置をセットするのに使われる。次いでプロセッサ
装置１２が、データ送出レジスタ２４の内容（１５個の
伊と１個の１）をデータバス１６ａに伝送する。これに
よって、データ送出レジスタ２４のビット位置に割り当
てられている装置コントローラの選択されたことが通知
される。

マスター優先順位選択回路４０から発生される５ＥＬＥ
ＣＴ及びＥＮＡＢＬＥ信号は、２−４デコ一ド回路４４
にも送られる。ＥＮＡＢＬＥ信号が２−４デコ一ド回路
４４の動作を開始（エネーブル）する一方、選択された
装置コントローラのサブグループを識別する５ＥＬＥＣ
Ｔ信号は、後述するように対応したサブグループ優先順
位選択回路の優先順位スケジュールを変更するためのエ
ネーブル信号（ＥＮ、０−ＥＮ、３）を生じるのに使わ
れる。信号ＥＮ、Ｏ〜ＥＮ、３はそれぞれサブグループ
優先順位選択回路２６〜３２に導かれる。

これらの信号ＥＮ、０〜ＥＮ、３中１つだけが一時にア
クティブとなる・ 各サブグループ優先順位選択回路２６〜３２とマスター
優先順位選択回路４０のアーキテクチャ（構成）につい
て論じる前に、プロセッサ装置と２つ以上の装置コント
ローラ１４の間での通信を優先順位付けする際優先順位
選択装置２０によって果される役割を理解しておく方が
好都合であろう。Ｉ１０バス１６を介したデータ通信は
、プロセッサ装置１２からのデータ転送コマンドが（通
信の対象となる周辺装置（不図示）の接続されている）
１つの装置コントローラ１４に送られたとき開始される
。次にプロセッサ装置１２は通常の処理作業を再開し、
プロセッサ装置１２からの要求に応じてデータを送／受
信する準備が整ったことを示す“レディ（Ｒｅａｄｙ）
”信号が指定の装置コントローラ１４から来信するのを
待つ。

時々、多数の要求がプロセッサ装置１２から発せられ、
多数のレディ指示がプロセッサ装置１２の応答を要求す
る処理待ち状態になることがある。

こうした場合プロセッサ装置１２は、まずどの装置コン
トローラ１４がサービスを要求しているかを判定し、２
つ以上存在したら、それらの優先順位を決めなければな
らない。そこでプロセッサ装置１２は、装置コントロー
ラ１４を“ポーリングするコマンド・を■１０バス１６
のコマンドラインに発し、各装置コントローラ１４が各
自に割り当てられているＩ１０バス部分１６ａのデータ
ラインに１つを加えるようにする。Ｉ１０バス部分１６
ａの内容がデータ取込レジスタ２２内にセントされ、“
ポーリング手順が終了する。つまり、プロセッサ装置ｔ
！１２によって開始されたポーリングの終了時には、デ
ータ取込レジスタの内容が、どの装置コントローラ１４
の通信準備が整っているかの指示を含んでいる。

サブグループ優先順位選択回路２６を第３図に詳しく示
す、他のサブグループ優先順位選択回路２８．３０．３
２の構成、機能及び動作も実質上回等なので、サブグル
ープ優先順位選択回路２６に関する議論は他のサブグル
ープ優先順位選択回路２８〜３２にも等しく適用される
と理解されるべきである。マスター優先順位選択回路４
０についてもはｙ゛同様ことが言える；つまり幾分の相
違はあるが、マスター優先順位選択回路はいずれのサブ
グループ優先順位選択回路２６〜３２とも基本的に同等
である。従って、サブグループ優先順位選択回路２６の
以下の説明は、特別の指示がある場合を除き、サブグル
ープ及びマスター優先順位選択回路２８〜３２．４０に
も等しく適用されると見なされる。

次に第３図を参照すると、サブグループ優先順位選択回
路２６が選択論理装置２！Ｆ５０で、データ取込レジス
タ２２（第２図）からの要求ラインＲＯ１Ｒ１、Ｒ２、
Ｒ３上の４ビツトサブグループ情報を受取るものとして
示しである。４ビツトのサブグループ信号ラインはＯＲ
ゲート５２にも導かれ、マスター優先順位選択回路４０
に送られるＡＶＡＩＬ信号を発生する。

また選択論理装２５０には、３ビツトの状態レジスタ５
４と２ビツトのモードレジスタ５６の内容も加えられる
。これら２つのレジスタは、プロセッサ装置１２のＣＰ
Ｕ　（不図示）から内部データバス５８の５ビツト部分
を、介して伝送されるデータでプリセット可能である。

内部データバス５８の３ビツトは多重化回路（ＭＰＸ）
６０を介して状態レジスタ５４に導なれる一方、残りの
２ビツトは直接モードレジスタ５６に導かれる。状態レ
ジスタ５４は、選択論理回路５０からの３ピントのＮＢ
ＸＴ　５ＴＡＴＥ　（次状態）情報も受取る。状態レジ
スタ５４にセットされるべきデータ源を選択するＭＰＸ
６０の制御は、ＣＰＵ　（不図示）から発生されるＬＯ
ＡＤ　（ロード）信号によって行われる。ＬＯＡＤ信号
が存在すると、内部データバス５８の３ビツト部分が状
態レジスタ５４のデータ入力に差し向けられる。存在し
ないと、ＭＰＸ６０はＮｌ！ＸＴ　５ＴＡＴＥ情報の選
択をデフォルト（省略指定）する。

ロード信号はＯＲゲート６１を経てＡＮＤゲートに送ら
れ、ＣＬＫ　（クロック）信号をゲート入力して、ＭＰ
Ｘ６０の出力を状態レジスタ５４ヘセントするのに使わ
れる。また状態レジスタ５４はロードのため、２−４デ
コ一ド回路４４（第２図）からのＥＮ、Ｏ信号によ・う
てもエネーブルされる。

状態レジスタ５４が、８種の利用可能な優先順位付はス
ケジュールのうちどの１つが使われるべきかを決める。

さらに、（Ｎｌ！ＸＴ　５ＴＡＴｆ！情報かまたはバス
５８上のデータによって）状態レジスタ５４を周期的に
プリセットする能力が、さまざまな順序で優先順位付は
スケジユールが循環されるのを可能とする。モードレジ
スタ５６が特定の循環順序、すなわちどの循環が使われ
るかどうかを決め条、以下の第１表に利用可能な優先順
位スケジユールを示し、同表は８種の利用可能な優先順
位スケジュールのうち１つを選択するのに使われる状態
レジスタ５４の“現状態”の内容と、状態が遷移される
とき（ＮＥＷＴ　５ＴＡＴＩ！情報によって）状態レジ
スタ５４が次にセットされる“次状ａ”を表わしている
。

男−一」ニーー表 １　　　　　２　　　　ＲＩＲ２Ｒ３Ｒ０１３２３ＲＯ
ＲＩＲ２Ｒ３−− ３４Ｒ２Ｒ３ＲＯＲ１３７ ４５ＲＯＲＩＲ２Ｒ３−− ５６ＲＩＲＯＲ２Ｒ３−− ６７ＲＯＲＩＲ２Ｒ３−− ７０Ｒ３ＲＯＲＩＲ２７０ 第■表は、各々モードレジスタ５６の状態によって決ま
る２つの動作モードを示している。左側の２ＷＡ（現状
態−次状態）が、８つの状態を経て状態レジスタが逐次
循環する一方の動作モードを限定する。このモードは、
モードレジスタ５６内の１１１″によって選択される。

右側の２１１は、モードレジスタ５６が“０１”のとき
における状態レジスタ５６の状態遷移（現状態−吹拭り
を示す。中央欄（優先順位スケジュール）は、対応した
現状態でデータ取込レジスタ２２の（要求ラインＲＯ〜
Ｒ３を介して伝送される）各ビット位置について利用可
能な優先順位スケジュールを示す。

第１表は次のように解釈されるｔ第１行を左から右に読
むと、第１列（現状態）は状態レジスタ５６の内容を示
し、第２列は状態レジスタ５６がＥＮ、０信号（及びＣ
ＬＫ）によってセットされたときの状態識別（現状Ｂ）
を示し、第３列は来信要求ラインＲＯ−Ｒ３上の各ビッ
ト位置の優先順序（優先順位スケジュール）を示す（最
左が最高優先順位）。さらにその後に続く２列（現状態
、吹拭＆ｉ）は前述したように、モードレジスタ５６が
“Ｏｌ”のときにおける状態レジスタ５６の状態遷移を
示している。第１表の理解を助けるため、次の一例を考
えてみよう。

今以下の状態にあるとする：状態レジスタ５４の現状態
が“Ｏ”；モードレジスタ５６が“１１”；データ取込
レジスタ２２の来信要求ラインＲ１、Ｒ２のビット位置
が各１で、データ取込レジスタ２２の残りのビット位置
が各０゜このような条件が与えられていると、選択論理
装置５０はＭＰＸ３４に加えられる２ビツトのコード化
信号を発生し、要求ラインＲ１σビット位置に対応した
装置コントローラ１４を、サブグループ優先順位選択回
路２６によってプロセッサ装置１２と通信すべく判定さ
れたものとして識別する。要求ラインＲ２のビット位置
に対応した装置コントローラ１４は、その順番がくるま
で待たねばならない。

この通信が完了すると、ＥＮ、０信号が発生される。こ
れと同時に、選択論理装置５ｏが状態及びモード両レジ
スタ５４．５６の内容に基づいて５ＥＸＴ　５ＴＡＴ！
情報を導き、状態レジスタ５６にセットされるべき＠ｌ
”を生じる。状態レジスタ５６のこの新しい内容が、該
時点での現状態“１“を限定する。つまり、Ｒ１（最高
優先順位）からＲＯ（最低優先順位）までの新しい優先
順位スケジュールが定義される。

次のポーリングが行われ、すでにサービスが完了した要
求ラインＲ１のビット位置をＯにセットし、要求ライン
Ｒ２のビット位置を再びｌにセラする（何故ならこのビ
ット位置に対応した装置コントーラの通信要求はまだ果
たされていないから）。

選択論理装置５０の出力がＲ２の選択を行い、他のもっ
と高い優先順位のビット位置選択が存在しなければ、ｌ
がデータ送出レジスタ２４にセットされ、その時点でプ
ロセッサ装！１２と通信可能なビット位置Ｒ２に対応し
た装置コントローラ１４を信号通知する。そして状態レ
ジスタ５４は、次の新しい現状態“２”を識別するよう
にセットされる。

モード−０１となるようにモードレジスタ５６がセット
されると、優先順位スケジュールの選択は“ラウントロ
ピン”方式となる；つまり状態レジスタ５４の状態進行
が“０”−“ｌ”−“３”−′７″−“０”等とする。

モード＝１１の場合と同様、モード−Ｏｌにおける現状
態から次状態への遷移は、来信要求ラインＲＯ−Ｒ３に
おける現在の選択ビット位置に対応した装置コントロー
ラ１４が選択された後生じる。

モードレジスタの最下位ビット位置がゼロ（“Ｏ″）だ
と、現状態が凍結され、“次状態”への遷移は生じない
。つまり、モードレジスタ５６が１０”か“６０”の場
合には、モードレジスタの最下位ビットが“１″となり
、その最上位ビットが上述したように現状態から次状態
への遷移モードを指定するまで、現状態が次状態として
繰り返される。

前述のごと（、サブグループ優先順位選択回路２８〜３
２は構造及び動作において、サブグループ優先順位選択
回路２６と同等である。それぞれによって受取られるデ
ータ取込レジスタ２２のビット位置だけが異なる。

同じく、マスター優先順位選択回路４０の構造と動作も
次の点を除いて等しい。つまりマスター優先順位選択回
路４０は、要求ラインＲＯ〜Ｒ３に取込まれるビット位
置の代りに、各サブグループ優先順位選択回路２６〜３
２からのＡＶＡ　Ｉ　Ｌ信号を受取り、その中の１つを
優先順位スケジュールに従って選択し５ＥＬＥＣＴ信号
とする。また、マスター優先順位選択回路４０の状態レ
ジスタ（不図示）は、サブグループ優先順位選択回路２
６に関連して説明したのと同様にして変更される。但し
その変更は、各装置コントローラ１４が選択された後に
成される。

以上は発明の充分且つ完全な開示を与えるものであるが
、本発明の範囲と精神を逸脱せずに開示した発明の各種
変更及び変形を容易に実施可能なことは当業者にとって
明らかであろう。発明の範囲は特許請求の範囲によって
のみ限定される。

【図面の簡単な説明】

第１図は各々が１つ以上の周辺袋！（不図示）を制御す
る複数の装置コントローラに接続された少なくとも１つ
のプロセッサ装置を含むデータ処理システムの具体図； 第２図は本発明の優先順位選択装置を概略的に示すブロ
ック図；及び 第３図は第２図中の本発明のサブグループ優先順位選択
装置の１つを示すブロック図である。 １０・・・データ処理システム、 １２・・・プロセッサ装置、 １６・・・バス手段（Ｉ１０バス） ２０・・・優先順位選択装置、 ２２・・・ポーリング手段（データ取込レジスタ）、２
６．２８．３０．３２．４０・・・周辺装置選択手段４
４・・・優先順位スケジュール変更手段、５０・・・論
理手段、 ５４・・・レジスタ手段、 ５６・・・パターン変更手段。

Claims (4)

【特許請求の範囲】
1. （１）プロセッサ装置、複数の周辺装置、及び該プロセ
   ッサ装置と周辺装置をこれらの間でのデータ通信のため
   相互に接続するバス手段を含むデータ処理システムにお
   いて使用される、プロセッサ装置とのデータ通信を望む
   ２つ以上の周辺装置中の１つを選択する装置であって、 周辺装置をポーリングし、どの周辺装置が上記データ通
   信を望んでいるのか判定する手段；上記ポーリング手段
   に応答し、データ通信を望んでいる周辺装置の１つを、
   所定の優先順位スケジュールに従いデータ通信のために
   選択する手段；及び 上記選択手段に接続され、所定の優先順位スケジュール
   を変更する手段を備えて成ることを特徴とする装置。
2. （２）通信を要求している多数の周辺装置のうちどれが
   データ処理システムのプロセッサ装置と通信すべきかを
   決定する変更可能な優先順位選択装置であって； 多数の所定優先順位選択スケジュールの１つを表わす状
   態のセット可能なレジスタ手段；上記レジスタ手段に接
   続され、多数の周辺装置に応答し、レジスタ手段によっ
   て与えられる多数の所定優先順位選択スケジュールの１
   つに従って周辺装置のうち選択された１つの指示を与え
   る論理手段；及び 上記レジスタ手段の内容を変更する手段を備えて成るこ
   とを特徴とする変更可能な優先順位選択装置。
3. （３）前記変更手段が所定のパターンに従ってレジスタ
   手段を変更する手段を含む特許請求の範囲第２項の変更
   可能な優先順位選択装置。
4. （４）多数の所定パターンが存在し、どの所定パターン
   が使われるのかを選択するプリセット可能な手段を含む
   特許請求の範囲第３項記載の変更可能な優先順位選択装
   置。