JPH0640644B2 - 変更可能な入／出力優先順位選択装置 - Google Patents

変更可能な入／出力優先順位選択装置

Info

Publication number
JPH0640644B2
JPH0640644B2 JP62072956A JP7295687A JPH0640644B2 JP H0640644 B2 JPH0640644 B2 JP H0640644B2 JP 62072956 A JP62072956 A JP 62072956A JP 7295687 A JP7295687 A JP 7295687A JP H0640644 B2 JPH0640644 B2 JP H0640644B2
Authority
JP
Japan
Prior art keywords
priority
data
processor
register
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62072956A
Other languages
English (en)
Other versions
JPS62235839A (ja
Inventor
ティー フラー ウィリアム
Original Assignee
タンデム コンピユ−タ−ズ インコ−ポレ−テツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by タンデム コンピユ−タ−ズ インコ−ポレ−テツド filed Critical タンデム コンピユ−タ−ズ インコ−ポレ−テツド
Publication of JPS62235839A publication Critical patent/JPS62235839A/ja
Publication of JPH0640644B2 publication Critical patent/JPH0640644B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
    • G06F13/225—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は一般に、データ処理システムのプロセッサ装置
と多数の周辺装置間でのデータ通信に関する。特に本発
明は、通信の順序を決定することによってプロセッサ装
置との通信を望む複数の周辺装置をプロセッサ装置が取
り扱うのを可能とする変更可能な入／出力優先順位選択
装置に関する。
（従来の技術） 現在の多くのデータ処理システムは、データをストアし
たり、遠隔源からデータを受信したり、あるいは（例え
ば端末及びキーボード装置の場合には）ユーザと処理シ
ステム自体の間の通信インタフェースを与える各種の周
辺装置に接続された中央処理装置を含む。周辺装置はし
ばしば１種または別種の単一バスシステムを介して通信
するので、２つ以上の周辺装置がプロセッサ装置との対
話を必要とする場合、データ通信の衝突を避けるために
は、そのような個別装置との対話または通信の順位付け
が確立されねばならない。
しかしこの順位付けでは同時に、異なった種類の周辺装
置がデータを通信可能な速度と、通信すべきデータの持
続性（すなわち伝送されないとき消失前にどれ位長くデ
ータが利用可能か）も考慮しなければならない。例え
ば、通信設備用の制御装置は非常に小さい（２バイト）
のデータバッファを持つことが多い。従って、通信制御
装置がプロセッサ装置にデータを転送しようとするとき
は、ほゞ即座にそれを行わねばならない。このため、順
序付けの決定が周辺装置に割り当てられた各種の特性に
応じてしばしばなされる。これら優先順位の割当が、あ
る時点で２つ以上に周辺装置が同時にプロセッサ装置を
要求した場合に、まず初めにどの周辺装置がアテンショ
ンを受取るのか指定する。
（発明が解決しようとする問題点） これまで使われている優先順位付けの一態様では、周辺
装置の優先順位がデイジーチェーン（いもづる式）入／
出力（Ｉ／Ｏ）バスに沿った各々の位置に基づいて決ま
る。このため、周辺装置の割り当てられた優先順位を変
えるには、Ｉ／Ｏバスに沿った周辺装置の物理的な配置
変えを必要とする。
されに別の優先順位付け方法は、同じＩ／Ｏバスに接続
された他の装置に対する当該装置の優先順位を決める周
辺装置内のスイッチ設定に依拠している。この方式で
は、優先順位付けの階層中における該当の優先順位を変
更するのに周辺装置の物理的な配置変えを必要としない
が、周辺装置の割当優先順位を変更したいときには、や
はりスイッチをリセットするのに物理的な行為を行わな
ければならない。
つまい、各種の優先順位付け方式が知られているが、い
ずれの方式も割当優先順位の変更において、何らかの形
の物理的手段によるシステムの再構成を必要としない真
の柔軟性を与えるものでない。
（問題点を解決するための手段） 従って本発明によれば、プログラムド制御によって変更
可能で、多数の周辺装置と中央処理装置の間でのデータ
通信の優先順位付けを選択的に構成し直す装置が提供さ
れる。さらに、本装置は優先順位付けの自動的再調整を
行い、ある期間中一部の周辺装置に他の周辺装置より高
い優先順位を与え、その後構成変えして他の周辺装置に
以前よりも高い優先順位を許可する。
広い概念において、本発明は多数の利用可能な所定の優
先順位スケジュールのうち１つを選択するのに用いる情
報を含むプリセット可能レジスタを備え；各スケジュー
ルがデータ処理システムの一部を形成する多数の周辺装
置にデータ通信の優先順位を割り当てる。どの周辺装置
がプロセッサ装置との通信を望んでいるかを指示するデ
ータを上記情報と組合せるロジックが設けられ、データ
通信を望んでいる最高優先順位の周辺装置を識別する選
択信号を発生する。周辺装置の選択後、プリセット可能
レジスタは所望に応じ、所定の優先順位スケジュールの
中から別のものを選択するように変更されるか、あるい
は同じ優先順位スケジュールをそのまま指定しておくこ
とができる。
プリセット可能レジスタは、プロセッサ装置からアクセ
ス可能である。これが、優先順位スケジュールの選択に
対するプログラム制御を可能とする。
（実施例） 本発明は米国特許第４，２２８，４９６号に開示されて
いるようなマルチプロセッサシステムで使われ、そこで
用いられている優先順位付け方式の改良である。一般
に、２つ以上の周辺装置がプロセッサ装置と交信を望む
ときには、何らかの形の優先順位付けスケジュールが必
要である。一部の周辺装置（例えば非常に小さいデータ
バッファを持ち、従ってそのバッファを素早く空にする
必要がある通信コントローラ等）は、他の装置（例えば
キーボードや端末等）より頻繁に注意を払う必要があ
る。このため、高速装置等に素早くデータをアンロード
しなければならないそうした装置に通常高い優先順位が
与えられる一方、もっと遅い装置には低い優先順位が与
えられる。
第１図に、全体を参照番号１０で示したデータ処理シス
テムを示し、同システムは入／出力（Ｉ／Ｏ）バス16に
よって複数の装置コントローラ（ＤＣ）14に接続された
少なくとも１つのプロセッサ装置12を備えている。詳し
く示してないが、各装置コントローラ14にはディスクド
ライブ、テープ装置、端末、データ通信機器（つまりモ
デム）等の周辺装置（不図示）が付設されている。各装
置コントローラ14は必要に応じ、その周辺装置中の１つ
をプロセッサ装置12との交信のために選択する。
一般にデータ通信は最初の段階で、周辺装置（不図示）
からの情報の検索あるいはそこへの情報のストアを望む
プロセッサ装置12によって開始される。つまり、プロセ
ッサ装置12からの要求信号がＩ／Ｏバス16を介し、所望
の情報を有するかあるいは情報をストアすべき位置にあ
る周辺装置（不図示）に対応した装置コントローラ14に
送られる。他方装置コントローラ14は、その周辺装置
（不図示）の通信設定を行い、データ転送の準備が整っ
たときプロセッサ装置12に信号を発生する。
プロセッサ装置12からのデータ転送要求に応じ、多数の
装置コントローラ14がある一時点で同時に転送準備状態
に入ることも珍しくない。このときプロセッサ装置12
は、どの装置コントローラ14が通信を望んでいるかを判
定し、順序正しい方法、好ましくは何らかの形の優先順
位付けスケジュールに従って装置コントローラとの通信
をアレンジするタスクに向かう。プロセッサ装置と装置
コントローラ14の間でのＩ／Ｏバス16を介したデータ通
信がいかに取り扱われるかのもっと詳しい議論について
は、米国特許NO.４，２２８，４９６号を参照された
い。同特許の開示内容は、参照によってこゝに含まれる
ものとする。通信順序の決定が本発明の課題であり、第
２図はその順序を決定するための好ましい装置を示す。
次に第２図を参照すると、全体を参照番号20で示した変
更可能な入／出力優先順位選択装置が、Ｉ／Ｏバス16
（第１図）を構成する複数の信号ラインで成るバス部分
16aからのデータをデータ取込レジスタ22で受取るもの
として示してある。Ｉ／Ｏバス部分16aは１６ビットの
双方向データバスを含み、これが優先順位選択装置20に
よって維持されている多数の優先順位付けスケジュール
の１つに従って、プロセッサ装置12と装置コントローラ
14の間でデータを通信する。Ｉ／Ｏバス部分16aには、
１６ビットのデータ送出レジスタ24も接続されている。
またＩ／Ｏバス部分16aはプロセッサ装置12内の回路
（不図示）にも接続され、（データ取込及び送出レジス
タ22、24を用いて）プロセッサ装置と装置コントローラ1
4の間でのデータ転送を実際に取扱う。
データ取込及び送出レジスタ22、24は、ポーリング（呼
びかけ）と選択のために使われる。前出の米国特許NO.
４，２２８，４９６に詳述されているように、データ取
込レジスタ22の各ビット位置が特定の装置コントローラ
14に対応する。ポーリング時、自らとプロセッサ装置12
の間でのデータ転送を要求する装置コントローラ14が、
データ取込レジスタ22内の対応するビット位置を１にセ
ットする。ポーリングの終了時点で、16の利用可能なビ
ット位置のうち１つ以上が１にセットされ、装置コント
ローラ14がデータ通信準備状態にあることを指示する。
データ取込レジスタ22の内容は４ビットづつのグループ
で、サブグループ優先順位選択回路26、28、30、32に導か
れる。各４ビットグループの２つ以上のビット位置が１
にセットされていると、対応したサブグループ優先順位
選択回路26〜32がその情報から前もってアレンジされた
優先順位に基づき、セットされたビット位置に対応する
装置コントローラのうちどれが通信のため初めに選択さ
れるべきかを判定する。
選択された装置コントローラ14のコード化表示が、サブ
グループ優先順位選択回路26〜32から多重化回路（ＭＰ
Ｘ）34に導かれる。さらに各サブグループ優先順位選択
回路26〜32は、特定のサブグループ優先順位選択回路に
付設した１つ以上の装置コントローラ14が準備状態にあ
ることを指示する利用可能（ＡＶＡＩＬ）信号を、マス
ター優先順位選択回路40に導く。マスター優先順位選択
回路40は、サブグループ優先順位選択回路の動作とほと
んど同じ方法で、どのサブグループの装置コントローラ
14がデータ通信を行うべきかをサブグループ優先順位選
択回路26〜32の中から選択する。そしてマスター優先順
位選択回路40はＳＥＬＥＣＴ（選択）信号を生じ、これ
がＭＰＸ34の選択入力に加えられ、サブグループ優先順
位選択回路26〜32のうち４〜16デコード回路（デコー
ダ）42に導くべきコード化出力を選択する。
マスター優先順位選択回路40からのSELECT信号とＭＰＸ
34からの出力が、どの装置コントローラ14が選ばれたか
の完全な識別をコード化された形で与える。この４ビッ
トのコード化表示が、マスター優先順位選択回路40から
のＥＮＡＢＬＥ（エネーブル）信号で動作可能状態にあ
る４〜16デコーダ42に加えられデコードされる。４〜16
デコーダ42の16ビット出力がデータ送出レジスタ24に導
かれ、選択された装置コントローラに対応するデータ送
出レジスタ24の１ビット位置をセットするのに使われ
る。次いでプロセッサ装置12が、データ送出レジスタ24
の内容（15個の０と１個の１）をデータバス16aに伝送
する。これによって、データ送出レジスタ24のビット位
置に割り当てられている装置コントローラの選択された
ことが通知される。
マスター優先順位選択回路40から発生されるＳＥＬＥＣ
Ｔ及びＥＮＡＢＬＥ信号は、２−４デコード回路44にも
送られる。ＥＮＡＢＬＥ信号が２−４デコード回路44の
動作を開始（エネーブル）する一方、選択された装置コ
ントローラのサブグループを識別するＳＥＬＥＣＴ信号
は、後述するように対応したサブグループ優先順位選択
回路の優先順位スケジュールを変更するためのエネーブ
ル信号（ＥＮ．０〜ＥＮ．３）を生じるのに使われる。
信号ＥＮ．０〜ＥＮ．３はそれぞれサブグループ優先順
位選択回路26〜32に導かれる。これらの信号ＥＮ．０〜
ＥＮ．３中１つだけが一時にアクティブとなる。
各サブグループ優先順位選択回路26〜32とマスター優先
順位選択回路40のアーキテクチャ（構成）について論じ
る前に、プロセッサ装置と２つ以上の装置コントローラ
14の間での通信を優先順位付けする際優先順位選択装置
20によって果される役割を理解しておく方が好都合であ
ろう。Ｉ／Ｏバス16を介したデータ通信は、プロセッサ
装置12からのデータ転送コマンドが（通信の対象となる
周辺装置（不図示）に接続されている）１つの装置コン
トローラ14に送られたとき開始される。次にプロセッサ
装置12は通常の処理作業を再開し、プロセッサ装置12か
らの要求に応じてデータを送／受信する準備が整ったこ
とを示す“レディ(Ready)”信号が指定の装置コントロ
ーラ14から来信するのを待つ。
時々、多数の要求がプロセッサ装置12から発せられ、多
数のレディ指示がプロセッサ装置12の応答を要求する処
理待ち状態になることがある。こうした場合プロセッサ
装置12は、まずどの装置コントローラ14がサービスを要
求しているかを判定し、２つ以上存在したら、それらの
優先順位を決めなければならない。そこでプロセッサ装
置12は、装置コントローラ14を“ポーリング”するコマ
ンドＩ／Ｏバス16（第１図）に発し、各装置コントロー
ラ14が各自に割り当てられているＩ／Ｏバス16のバス部
分16a（第２図）にあるのデータラインに１つを加える
ようにする。Ｉ／Ｏバス部分16aの内容がデータ取込レ
ジスタ22内にセットされ、“ポーリング”手順が終了す
る。従って、ポーリングの終了時、データ取込レジスタ
22は、“１”を有するビット位置によって、どの装置コ
ントローラが通信の準備ができているかを指示する。
サブグループ優先順位選択回路26を第３図に詳しく示
す。他のサブグループ優先順位選択回路28、30、32の構
成、機能及び動作も実質上同等なので、サブグループ優
先順位選択回路26に関する議論は他のサブグループ優先
順位選択回路28〜32にも等しく適用されると理解れるべ
きである。マスター優先順位選択回路40についてもほゞ
同様のことが言える；つまり幾分の相違はあるが、マス
ター優先順位選択回路はいずれのサブグループ優先順位
選択回路26〜32とも基本的に同等である。従って、サブ
グループ優先順位選択回路26の以下の説明は、特別の指
示がある場合を除き、サブグループ及びマスター優先順
位選択回路28〜32、40にも等しく適用れると見なされ
る。
次に第３図を参照すると、サブグループ優先順位選択回
路26が選択論理装置50で、データ取込レジスタ22（第２
図）からの要求ラインR0,R1、R2、R3上の４ビットサブグ
ループ情報を受取るものとして示してある。４ビットの
サブグループ信号ラインはＯＲゲート52にも導かれ、マ
スター優先順位選択回路40に送られるAVAIL信号を発生
する。
また選択論理装置50には、３ビットの状態レジスタ54と
２ビットのモードレジスタ56の内容も加えられる。これ
ら２つのレジスタは、プロセッサ装置12のＣＰＵ（不図
示）から内部データバス58の５ビット部分を介して伝送
されるデータでプリセット可能である。内部データバス
58の３ビットは多重化回路（ＭＰＸ）60を介して状態レ
ジスタ54に導かれる一方、残りの２ビットは直接モード
レジスタ56に導かれる。状態レジスタ54は、選択論理回
路50からの３ビットのNEXT STATE（次状態）情報も受取
る。状態レジスタ54にセットされるべきデータ源を選択
するＭＰＸ60の制御は、ＣＰＵ（不図示）から発生され
るＬＯＡＤ（ロード）信号によって行われる。ＬＯＡＤ
信号が存在すると、内部データバス58の３ビット部分が
状態レジスタ54のデータ入力に差し向けられる。存在し
ないと、ＭＰＸ60はNEXT STATE情報の選択をデフォルト
（省略指定）する。
ロード信号はＯＲゲート61を経てＡＮＤゲートに送ら
れ、ＣＬＫ（クロック）信号をゲート入力して、ＭＰＸ
60の出力を状態レジスタ54へセットするのに使われる。
また状態レジスタ54はロードのため、２−４デコード回
路44（第２図）からのＥＮ．０信号によってもエネーブ
ルされる。
状態レジスタ54が、８種の利用可能な優先順位付けスケ
ジュールのうちどの１つが使われるべきかを決める。さ
らに、（NEXT STATE情報かまたはバス58上のデータによ
って）状態レジスタ54を周期的にプリセットする能力
が、さまざまな順序で優先順位付けスケジュールが循環
されるのを可能とする。モードレジスタ56が特定の循環
順序、すなわちどの循環が使われるかどうかを決める。
以下の第Ｉ表に利用可能な優先順位スケジュールを示
し、同表は８種の利用可能な優先順位スケジュールのう
ち１つを選択するのに使われる状態レジスタ54の“現状
態”の内容と、状態が遷移されるとき（NEXT STATE情報
によって）状態レジスタ54が次にセットされる。“次状
態”を表わしている。
第Ｉ表は、各々モードレジスタ56の状態によって決まる
２つの動作モードを示している。左側の２欄（現状態−
次状態）が、８つの状態を経て状態レジスタが逐次循環
する一方の動作モードを限定する。このモードは、モー
ドレジスタ56内の“１１”によって選択される。右側の
２欄は、モードレジスタ56が“０１”のときにおける状
態レジスタ56の状態遷移（現状態−次状態）を示す。中
央欄（優先順位スケジュール）は、対応した現状態でデ
ータ取込レジスタ22の（要求ラインR0〜R3を介して伝送
される）各ビット位置について利用可能な優先順位スケ
ジュールを示す。
第Ｉ表は次のように解釈される：第１行を左から右に読
むと、第１列（現状態）は状態レジスタ56の内容を示
し、第２列は状態レジスタ56がＥＮ．０信号（及びＣＬ
Ｋ）によってセットされたときの状態識別（次状態）を
示し、第３列は来信要求ラインR0〜R3上の各ビット位置
の優先順序（優先順位スケジュール）を示す（最左が最
高優先順位）。さらにその後に続く２列（現状態、次状
態）は前述したように、モードレジスタ56が“０１”の
ときにおける状態レジスタ56の状態遷移を示している。
第Ｉ表の理解を助けるため、次の一例を考えてみよう。
今以下の状態にあるとする：状態レジスタ54の現状態が
“０”：モードレジスタ56が“１１”；データ取込レジ
スタ22の来信要求ラインR1、R2のビット位置が各１で、
データ取込レジスタ22の残りのビット位置が各０。この
ような条件が与えられていると、選択論理装置50はＭＰ
Ｘ34に加えられる２ビットのコード化信号を発生し、要
求ラインR1のビット位置に対応した装置コントローラ14
を、サブグループ優先順位選択回路26によってプロセッ
サ装置12と通信すべく判定されたものとして識別する。
要求ラインR2のビット位置に対応した装置コントローラ
14は、その順番がくるまで待たねばならない。
この通信が完了すると、ＥＮ．０信号が発生される。こ
れと同時に、選択論理装置50が状態及びモード両レジス
タ54,56の内容に基づいてNEXT STATE情報を導き、状態
レジスタ56にセットされるべき“１”を生じる。状態レ
ジスタ56のこの新しい内容が、該時点での現状態“１”
を限定する。つまり、R1（最高優先順位）からR0（最低
優先順位）までの新しい優先順位スケジュールが定義さ
れる。
次のポーリングが行われ、すでにサービスが完了した要
求ラインR1のビット位置を０にセットし、要求ラインR2
のビット位置を再び１にセットする（何故ならこのビッ
ト位置に対応した装置コントローラの通信要求はまだ果
たされていないから）。選択論理装置50の出力がR2の選
択を行い、他のもっと高い優先順位のビット位置選択が
存在しなければ、１がデータ送出レジスタ24にセットさ
れ、その時点でプロセッサ装置12と通信可能なビット位
置R2に対応した装置コントローラ14を信号通知する。そ
して状態レジスタ54は、次の新しい現状態“２”を識別
するようにセットされる。
モード＝０１となるようにモードレジスタ56がセットさ
れると、優先順位スケジュールの選択は“ラウンドロビ
ン”方式となる；つまり状態レジスタ54の状態進行が
“０”−“１”−“３”−“７”−“０”等とする。モ
ード＝１１の場合と同様、モード＝０１における現状態
から次状態への遷移は、来信要求ラインR0〜R3における
現在の選択ビット位置に対応した装置コントローラ14が
選択された後生じる。
モードレジスタの最下位ビット位置がゼロ（“０”）だ
と、現状態が凍結され、“次状態”への遷移は生じな
い。つまり、モードレジスタ56が“１０”か“００”の
場合には、モードレジスタの最下位ビットが“１”とな
り、その最上位ビットが上述したように現状態から次状
態への遷移モードを指定するまで、現状態が次状態とし
て繰り返される。
前述のごとく、サブグループ優先順位選択回路28〜32は
構造及び動作において、サブグループ優先順位選択回路
26と同等である。それぞれによって受取られるデータ取
込レジスタ22のビット位置だけが異なる。
同じく、マスター優先順位選択回路40の構造と動作も次
の点を除いて等しい。つまりマスター優先順位選択回路
40は、要求ラインR0〜R3に取込まれるビット位置の代り
に、各サブグループ優先順位選択回路26〜32からのＡＶ
ＡＩＬ信号を受取り、その中の１つを優先順位スケジュ
ールに従って選択しＳＥＬＥＣＴ信号とする。また、マ
スター優先順位選択回路40の状態レジスタ（不図示）
は、サブグループ優先順位選択回路26に関連して説明し
たのと同様にして変更される。但しその変更は、各装置
コントローラ14が選択された後に成される。
以上は発明の充分且つ完全な開示を与えるものである
が、本発明の範囲と精神を逸脱せずに開示した発明の各
種変更及び変形を容易に実施可能なことは当業者にとっ
て明らかであろう。発明の範囲は特許請求の範囲によっ
てのみ限定される。
【図面の簡単な説明】
第１図は各々が１つ以上の周辺装置（不図示）を制御す
る複数の装置コントローラに接続された少なくとも１つ
のプロセッサ装置を含むデータ処理システムの具体図； 第２図は本発明の優先順位選択装置を概略的に示すブロ
ツク図；及び 第３図は第２図中の本発明のサブグループ優先順位選択
装置の１つを示すブロツク図である。 10……データ処理システム、 12……プロセッサ装置、 16……バス手段（Ｉ／Ｏバス） 20……優先順位選択装置、 22……ポーリング手段（データ取込レジスタ）、 26、28、30、32、40……周辺装置選択手段、 44……優先順位スケジュール変更手段、 50……論理手段、 54……レジスタ手段 56……パターン変更手段。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−151743（ＪＰ，Ａ) 特開 昭59−132257（ＪＰ，Ａ) 特開 昭52−95133（ＪＰ，Ａ) 特開 昭57−211630（ＪＰ，Ａ) 特開 昭62−160845（ＪＰ，Ａ)

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】プロセッサと、該プロセッサと通信する複
    数の外部装置と、プロセッサと各外部装置とに接続され
    た、複数の信号ラインで成る１本の入／出力バスとを有
    するデータ処理システム内で使用される優先順位選択装
    置であって、複数の前記外部装置がプロセッサへのアク
    セスを同時にリクエストする場合、複数の順序の優先順
    位選択テーブルの１つから選択された１つの順序の優先
    順位選択テーブルを適用して、リクエストしている外部
    装置に優先順位を割り当て、プロセッサへのアクセスの
    最高の優先順位を１つの外部装置に与える、優先順位選
    択装置において、 前記プロセッサからのモードデータを保持して複数のモ
    ードから選択された１つのモードを識別する第１レジス
    タと、 前記入／出力バスに接続され、プロセッサへのアクセス
    をリクエストしている前記外部装置の識別するリクエス
    トデータを記憶する第２レジスタと、 状態データに応答して１つの優先順位選択テーブルを定
    める状態レジスタと、 前記第１レジスタからのモードデータと前記第２レジス
    タからのリクエストデータと前記状態レジスタからの状
    態データとに応答して、前記状態データによって定めら
    れた優先順位選択テーブルに従って前記リクエストデー
    タによって指示された外部装置の１つを選択するように
    なっており、前記モードデータと前記状態データとに応
    答して、２番目の優先順位選択テーブルを定める、次の
    状態データを発生する選択ユニットと、 該選択ユニットからの前記次の状態データかあるいはプ
    ロセッサからの初期状態データのいずれかを、前記状態
    レジスタに転送するように前記プロセッサによって制御
    されるマルチプレクサと から成ることを特徴とする優先順位選択装置。
  2. 【請求項２】１つのプロセッサと、１本の入／出力バス
    を介して前記プロセッサと通信する複数の外部周辺装置
    とを有するデータ処理システムに使用される変更可能な
    優先順位選択装置であって、複数の前記外部周辺装置が
    プロセッサへのアクセスを同時にリクエストする場合、
    リクエストしている外部周辺装置に優先順位を割り当
    て、プロセッサへのアクセスの最高の優先順位を１つの
    周辺装置に与える、変更可能な優先順位選択装置におい
    て、 複数のサブグループ優先順位選択回路であって、各回路
    は、前記外部周辺装置から複数のリクエストデータのサ
    ブセットを受取るように、前記入／出力バスに接続さ
    れ、プロセッサからの優先順位情報データに基づいて第
    １の優先順位選択テーブルを定めるように動作し、該第
    １優先順位選択テーブルに基づく最高の優先順位をもっ
    て、各前記サブグループの内から外部周辺装置の１つを
    決定するサブグループ優先順位選択回路と、 該サブグループ優先順位選択回路に接続されて、前記優
    先順位情報データに基づいて第２の優先順位選択テーブ
    ルを定め、最高優先順位を有する前記サブグループ優先
    順位選択回路を決定するマスター優先順位選択回路と、 前記サブグループ優先順位選択回路と前記マスター優先
    順位選択回路とに接続されて、両回路の出力を受けてリ
    クエストしている周辺装置の中から割り当てられた優先
    順位を指示する出力を発生する論理手段と から成ることを特徴とする優先順位選択装置。
  3. 【請求項３】前記サブグループ優先順位選択回路と前記
    マスター優先順位選択回路とが、 前記プロセッサからのサブグループモードデータを受取
    って複数のモードの選択した１つへプリセットされるモ
    ードレジスタと、 状態データに応答して前記第１優先順位選択テーブルを
    定めるサブグループ状態レジスタと、 前記モードレジスタからのモードデータと前記状態レジ
    スタからの状態データと前記複数のリクエストデータと
    に応答して、前記第１優先順位選択テーブルに従って前
    記リクエストデータの対応のサブセットによって指示さ
    れたリクエスト中の外部装置の１つを決定するようにな
    っており、前記モードデータと前記状態データとに応答
    して、第２の優先順位選択テーブルを定める、次の状態
    データを発生する選択ユニットと、 該選択ユニットからの前記次の状態データかあるいはプ
    ロセッサからの初期状態データのいずれかを、前記状態
    レジスタに転送するように前記プロセッサによって制御
    されるマルチプレクサと から成ることを特徴とする特許請求の範囲第２項記載の
    装置。
  4. 【請求項４】各サブグループ優先順位選択回路は、プロ
    セッサへのアクセスをリクエストしている複数の外部周
    辺装置(14)の少なくとも１つを指示するAVAIL信号を提
    供しており、前記マスター優先順位選択回路は、 前記プロセッサ(12)からのマスターモードデータを受取
    って複数のマスターモードの選択した１つへプリセット
    されるマスターモードレジスタ(56)と、 マスター状態データに応答して前記第２優先順位選択テ
    ーブルを定めるマスター状態レジスタ(54)と、 前記マスターモードレジスタからのマスターモードデー
    タと前記マスター状態レジスタからのマスター状態デー
    タと前記サブグループ優先順位選択回路からのAVAIL信
    号とに応答して、前記第２優先順位選択テーブルに従っ
    て前記優先順位選択回路の１つを決定するようになって
    おり、前記マスターモードデータと前記マスター状態デ
    ータとに応答して、別の優先順位選択テーブルを定め
    る、次の状態データを発生するマスター選択ユニット(5
    0)と、 該選択ユニットからの前記次の状態データかあるいはプ
    ロセッサからの初期状態データのいずれかを、前記マス
    ター状態レジスタに転送するように前記プロセッサによ
    って制御されるマルチプレクサ(60)と から成ることを特徴とする特許請求の範囲第２項記載の
    装置。
JP62072956A 1986-03-26 1987-03-26 変更可能な入／出力優先順位選択装置 Expired - Lifetime JPH0640644B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/844,911 US4809164A (en) 1986-03-26 1986-03-26 Processor controlled modifying of tabled input/output priority
US844911 1986-03-26

Publications (2)

Publication Number Publication Date
JPS62235839A JPS62235839A (ja) 1987-10-16
JPH0640644B2 true JPH0640644B2 (ja) 1994-05-25

Family

ID=25293949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62072956A Expired - Lifetime JPH0640644B2 (ja) 1986-03-26 1987-03-26 変更可能な入／出力優先順位選択装置

Country Status (5)

Country Link
US (1) US4809164A (ja)
EP (1) EP0239298B1 (ja)
JP (1) JPH0640644B2 (ja)
AU (1) AU587687B2 (ja)
DE (1) DE3783061T2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311461A (en) * 1988-12-30 1994-05-10 International Business Machines Corp. Programmable priority and selective blocking in a compute system
US5203007A (en) * 1988-12-30 1993-04-13 International Business Machines Corporation Overriding programmable priority and selective blocking in a computer system
US5088024A (en) * 1989-01-31 1992-02-11 Wisconsin Alumni Research Foundation Round-robin protocol method for arbitrating access to a shared bus arbitration providing preference to lower priority units after bus access by a higher priority unit
US5201055A (en) * 1989-11-03 1993-04-06 Compaq Computer Corporation Multiprocessing system includes interprocessor encoding and decoding logic used for communication between two cards through reduced addressing lines
KR940002905B1 (en) * 1989-12-15 1994-04-07 Ibm Apparatus for conditioning priority arbitration in buffered direct memory addressing
DE69226011T2 (de) * 1991-12-04 1999-02-04 Philips Electronics Nv Arbiter mit einer gleichmässig verteilten Architektur
JPH06187178A (ja) * 1992-12-18 1994-07-08 Hitachi Ltd 仮想計算機システムの入出力割込み制御方法
JPH0749790A (ja) * 1993-06-01 1995-02-21 Matsushita Electric Ind Co Ltd プロセッサにおける割り込み制御方法及び割り込み制御回路
US5937205A (en) * 1995-12-06 1999-08-10 International Business Machines Corporation Dynamic queue prioritization by modifying priority value based on queue's level and serving less than a maximum number of requests per queue
GB9724030D0 (en) * 1997-11-13 1998-01-14 Advanced Telecommunications Mo Peripheral servicing
US6434649B1 (en) * 1998-10-14 2002-08-13 Hitachi, Ltd. Data streamer
JP3488157B2 (ja) * 1999-12-13 2004-01-19 大日本スクリーン製造株式会社 印刷システム、サーバーコントローラ、ユニットコントローラ
JP2002116787A (ja) * 2000-07-10 2002-04-19 Matsushita Electric Ind Co Ltd 優先順位決定装置、優先順位決定方法及び優先順位決定プログラム
US7508780B2 (en) * 2002-01-18 2009-03-24 Nortel Networks Limited Method and system for priority-based state transition for high speed data transmission and wireless access networks
US20050198425A1 (en) * 2004-03-05 2005-09-08 Wang Liang-Yun Combined optical storage and flash card reader using single ide or sata port and method thereof
US7660917B2 (en) * 2006-03-02 2010-02-09 International Business Machines Corporation System and method of implementing multiple internal virtual channels based on a single external virtual channel
JP4839155B2 (ja) * 2006-08-31 2011-12-21 富士通セミコンダクター株式会社 アクセス調停装置およびアクセス調停方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723973A (en) * 1970-09-30 1973-03-27 Honeywell Inf Systems Data communication controller having dual scanning
GB1397438A (en) * 1971-10-27 1975-06-11 Ibm Data processing system
US3949369A (en) * 1974-01-23 1976-04-06 Data General Corporation Memory access technique
US4400771A (en) * 1975-12-04 1983-08-23 Tokyo Shibaura Electric Co., Ltd. Multi-processor system with programmable memory-access priority control
JPS5295133A (en) * 1976-02-06 1977-08-10 Mitsubishi Electric Corp Buss occupation demand adjusting system
US4038642A (en) * 1976-04-30 1977-07-26 International Business Machines Corporation Input/output interface logic for concurrent operations
US4188665A (en) * 1977-11-29 1980-02-12 International Business Machines Corporation Programmable communications subsystem
US4156796A (en) * 1977-11-29 1979-05-29 International Business Machines Corporation Programmable data processing communications multiplexer
AU526820B2 (en) * 1978-10-25 1983-02-03 Honeywell Inc. Security system
US4484271A (en) * 1979-01-31 1984-11-20 Honeywell Information Systems Inc. Microprogrammed system having hardware interrupt apparatus
US4232294A (en) * 1979-04-30 1980-11-04 Control Data Corporation Method and apparatus for rotating priorities between stations sharing a communication channel
US4371932A (en) * 1979-07-30 1983-02-01 International Business Machines Corp. I/O Controller for transferring data between a host processor and multiple I/O units
US4489385A (en) * 1979-10-30 1984-12-18 General Electric Company Method and apparatus for controlling distributed electrical loads
CA1162315A (en) * 1980-07-11 1984-02-14 Venu Chari Message protocol module
US4405981A (en) * 1980-09-29 1983-09-20 Honeywell Information Systems Inc. Communication multiplexer having an apparatus for establishing a single line priority
US4412285A (en) * 1981-04-01 1983-10-25 Teradata Corporation Multiprocessor intercommunication system and method
JPS57211630A (en) * 1981-06-24 1982-12-25 Fujitsu Ltd Channel scanning system
US4463445A (en) * 1982-01-07 1984-07-31 Bell Telephone Laboratories, Incorporated Circuitry for allocating access to a demand-shared bus
JPS58151743A (ja) * 1982-03-05 1983-09-09 Hitachi Ltd ポ−リング方式
US4543629A (en) * 1982-04-29 1985-09-24 Honeywell Information Systems Inc. Apparatus for maximizing bus utilization
US4591967A (en) * 1982-06-29 1986-05-27 Andover Controls Corporation Distributed drum emulating programmable controller system
JPS5991527A (ja) * 1982-11-17 1984-05-26 Hitachi Ltd バス優先制御方式
MX154710A (es) * 1982-12-20 1987-12-02 Ibm Mejoras en un sistema de arbitraje para establecer interconexiones entre una pluralidad de unidades de barra colectora sobre una barra colectora comun,en ciclos sucesivos,para sistemas de procedimiento de datos
JPS59132257A (ja) * 1983-01-19 1984-07-30 Nec Corp 共通バス情報転送方式
US4675812A (en) * 1983-02-14 1987-06-23 International Business Machines Corp. Priority circuit for channel subsystem having components with diverse and changing requirement for system resources
US4648065A (en) * 1984-07-12 1987-03-03 Sperry Corporation Modified snapshot priority enabling two requestors to share a single memory port

Also Published As

Publication number Publication date
DE3783061T2 (de) 1993-04-15
US4809164A (en) 1989-02-28
AU6979187A (en) 1987-10-01
EP0239298B1 (en) 1992-12-16
DE3783061D1 (de) 1993-01-28
EP0239298A3 (en) 1989-10-18
JPS62235839A (ja) 1987-10-16
AU587687B2 (en) 1989-08-24
EP0239298A2 (en) 1987-09-30

Similar Documents

Publication Publication Date Title
JPH0640644B2 (ja) 変更可能な入／出力優先順位選択装置
KR960006503B1 (ko) 다중-채널 직접메모리 억세스(dma)동작을 인터리브하기 위한 장치 및 그 방법
EP0459714B1 (en) Interrupt processing allocation in a multiprocessor system
KR0142175B1 (ko) 다중 채널 디엠에이 동작을 지원하기 위한 회로 아키텍처
JP4139771B2 (ja) キャッシュメモリバーストサイクル中にバスアービトレーションを制御するためのシステム及び方法
US3447135A (en) Peripheral data exchange
JPH02284252A (ja) インテリジェント入出力プロセッサおよびデータ処理装置
JPS6156542B2 (ja)
JPH03214343A (ja) 情報処理システムおよびデータ処理方法
JPH06236344A (ja) 複数データ転送要求間の仲裁方法と装置
JPS60112164A (ja) ダイナミツクに変更可能な割込み優先回路
US20040148606A1 (en) Multi-thread computer
JP2011044165A (ja) システムにおける要求のスケジューリング
WO1995020191A1 (en) System and method for coordinating access to a bus
KR100480637B1 (ko) 고속의 프로그램 가능한 고정 우선 순위 및 라운드 로빈아비터 및 그 버스 제어 방법
EP1208435B1 (en) Shared resource arbitration method and apparatus
EP0118669B1 (en) Channel subsystem
WO1989000316A1 (en) Multiple computer interface
US5797040A (en) Computer system having system bus which couples adapter and processing units and requires acquisition for data transmission thereover
US20030041190A1 (en) System and method for efficiently performing a command swapping procedure
JPH06243093A (ja) バス制御システム
JPS6142298B2 (ja)
JP2512990B2 (ja) デ−タ伝送方法、デ−タ伝送装置及びデ−タ受信装置
CN117762838A (zh) 基于优先级的多接口访问存储器控制方法
JPH05204830A (ja) 入出力制御装置