JPS62230206A - 電力増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、ＣＭＯＳ（相補性絶縁ゲート型）電力増幅回
路に係）、たとえば音声合成用ＬＳＩに設けられて直接
にスピーカを駆動する場合などに使用される。

（従来の技術） この種の従来のＣＭＯＳ電力増幅回路は、第８図に示す
ような演算増幅器が用いられている。即ち、８１．８２
は差動入力増幅用の差動対をなすＮｆヤネルＭＯＳ｝ラ
ンシフタであシ、その定電流源としてＮチャネルＭＯＳ
｝ランシフタ８３のゲートにバイアス電圧ＶａｔＡｓが
与えられている。

８４、８５は上記増幅用トランジスタの負荷として接続
されるカレントミラー回路を形成するＰチャネルＭＯＳ
｝ランシフタである。８６はＶ＋＋ｔ＋ｉｌ源端と出力
端ＯＵＴとの間に接続された出力駆動用のＰチャネＡＭ
ＯＳトランジスタであシ、そのゲートに前記差動増幅用
トランジスタ８１　、　８２の増幅出力が入力し、ゲー
ト，ソース間に位相補正用容量Ｃが接続されているｏ８
７は上記出力駆動用トランジスタ８６の定電流源として
前記出力端ＯＵＴとＶｓｓ電源端（接地端）との間に接
続され７ｔＮチャネルＭＯ８｝ランシフタであシ、その
ゲートに前記バイアス電圧ｖＢｒａｓが与えられている
。

上記一路はＡ級増幅動作を行なうものであシ、出力端Ｏ
ＵＴにたとえば８Ω系スビーカ（図示せず）を直接に接
続して最大出力として±２ｖの波形を出力するためには
、出力端ＯＵＴの電流■，または工２の最大値として±
２５０ｍＡを流す必要がある。また、出力駆動用トラン
ジスタ８６がカットオフしたときに出力端ＯＵＴの電流
Ｉ２は定電流源８７の電流工，と等しくなシ、定電流源
の電流値は２５０１ＴＩＡ以上でなければなら・ない。

、しかし、このようなＡ級増幅′器は定常状態における
消費電力が非常に大きく、電池電源によシ動作させるこ
とが実用上困難であると共に集積回路チップの発熱が犬
きくなるので、回路動作の信頼性が低示し易いという問
題があ゛る６ 一方、特開昭６０−３８９０７号公報に開示されたＣＭ
ＯＳ電力増幅回路は、ＡＢ級動作を行なうようニシ、出
力駆動用トランジスタのアイドリンク電流を低く抑える
ことができるので、消費電力の点で非常に有利であるｏ
しかし、この回路は、第９図に示すように差動回路また
は演算増幅器が３個ＡＪ．）ｋ２，Ａ．９必要であるの
で、使用素子数が多く、チップ面積が大きくなるという
問題がある０また、出力電圧Ｖｏｕｔ　　がＮチャネル
トランジスタの閾値電圧Ｖｔｈｎ　以下になると、レベ
ルシフタ用トランジスタ９１がカットオフしてしまって
低電源側出力駆動用トランジスタ９２に帰還がかからな
くなシ、出力波形が歪む原因となシ、これを避けようと
すると出力振幅を電源電圧振幅まで十分にとることが不
可能となる０ （発明が解□決しようとする問題点） 本発明は上記したような消費電力が太きいとか使用素子
数が多くてチップ面積が大きく、出力振幅が十分にとれ
ないという問題点を解決すべくなされたもので，ＡＢ級
動作を行なうことで消費電力が小さくて済み、しかも回
路構成が簡単で使用素子数が少なくてチップ面積が小さ
くて済み、出力振幅をほぼ電源電圧いっばいまでとるこ
とが可能な電力増幅回路を提供することを目的とする。

〔発明の構成〕

（問題点を解決するための手段） 本発明の電力増幅回路は、第１電源端と出力端との間に
出力駆動用のＰチャネルトランジスタを接続し、上記出
力端と第２電源端との間に出力駆動用のＮチャネルトラ
ンジスタを接続し、差動入力信号を増幅して上記Ｐチャ
ネルトランジスタ、Ｎチャネルトランジスタの各ゲート
を別々に直播または間接的に駆動する差動増幅回路を設
け、一方の出力駆動用トランジスタの同一チャネル型で
あるソース接地トランジスタを設けてそのゲートを上記
一方の出力駆動用トランジスタのゲートに接続し、上記
ソース接地トランジスタのドレインを他方の出力駆動用
トランジスタを駆動している回路の電流路に接続してな
ることを特徴とする。

（作　用） 上記ソース接地型トランジスタとこれにゲート、ソース
が共通接続された一方の出力駆動用トランジスタとの電
流比はそれぞれのＷ／Ｌ　　の比によって定まる。これ
によって、出力端の出力電流が零のときにおける出力駆
動用トランジスタのアイドリンク電流が僅かな状態で回
路動作が安定になるように制御することが可能になシ、
また、差動入力信号に対して出力駆動用トランジスタを
ＡＢ級で動作させることが可能になる。

（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。第１図（ａ）に示すＣＭＯ８電力増幅回路は集積回
路化されておシ、Ｑｔｏ＋はＶＤＴ）電源端と出力端Ｏ
ＵＴとの間に接続されだＰチャネルＭＯ８ＦＥＴ　（電
界効果トランジスタ）、Ｑｔｏｔは上記出力端ＯＵＴと
■ＢＳ電源端（接地端）との間に接続され九Ｎチャネル
ＭＯ８ＦＥＴ　　である。Ｃ３゜Ｃ２は上記Ｐチャネル
トランジスタＱ、。１、ＮチャネルトランジスタＱ】。

、それぞれのゲート・ドレイ　　′ン間に接続された位
相補正用容量である。Ｄｌｆｆｌ。

Ｄｉ　ｆ　ｆ２は差動入力端１．２の差動入力電圧をそ
れぞれ差動増幅する第１．第２の差動増幅回路であシ０
、それぞれの増幅出力は対応して前記Ｐチャネルトラン
ジスタＱ１ｏ３、ＮチャネルトランジスタＱ、。、のゲ
ートに与えられている。上記第１の差動増幅回路Ｄｉｆ
ｆＪにおいて、Ｑｓ−Ｑｚは差動増幅対をなすＮチャネ
ルトランジスタであシ、その動作バイアス電流はゲート
にバイアス電圧ＶＩｔＮが与えられる定電流源用のＮチ
ャネルトランジスタＱ。

によシ与えられ、増幅負荷としてカレントミラー回路を
形成するＰチャネルトランジスタＱｚ、Ｃ４が接続され
ている。また、前記第２の差動増幅回路Ｄｌｆｆ２は、
差動増幅対をなすＰチャネルトランジスタＱ５−Ｃ６と
、その定装置流源をなすゲートにバイアス電圧ＶＢＰが
与えられたＰチャネルトランジスタＱＩＧ　と、増幅負
荷としてカレントミラー回路を形成するＮチャネルトラ
ンジスタＱ７．Ｑａとからなる。

一方、ＰチャネルトランジスタＱ、。■、ハ、そのゲー
ト、ソースが前記出力駆動用のＰチャネルトランジスタ
Ｑ、。、のゲート、ソースに対応して接続され、そのド
レインと接地端との間にはゲートにバイアス電圧ＶＢＮ
が与えられた定電流源用のＮチャネルトランジスタＱｚ
。、が接続されている。そして・このソース接地された
ＰチャネルトランジスタＱｙｏ＋のドレインは、前記出
力駆動用のＮチャネルトランジスタＱ　＋ｏｚを駆動す
るための前記第２の差動増幅回路Ｄ１ｆｆ２における電
流路に接続されている。

次に、上記第１図（ａ）の回路の動作を説明する。

出力駆動用トラレジスタＱ＋ｏ＋、ソース接地トランジ
スタＱ２０１はゲート、ソースが共通接続されているの
で、それぞれのドレイン電流”＋０１　、Ｉ２０１の比
はそれぞれのチャネル寸法比Ｗ／Ｌ　の比に比例する０ Ｌｏｔ：Ｉｔ＋。＋　＝　Ｗ／　Ｌ　（Ｑ＋ｏ＋　）　
：　ｗ／　Ｉ、（Ｑｚｏ＋　）パ・・（１）゛ 出力端０［ＪＴの出力電流■。−〇のとき（負荷に電圧
を供給していないとき）、出力駆動用トランジスタＱ＋
ｏｔのドレイン電流工、。、は前記出力駆動用トランジ
スタＱ１ｏＩのドレイン電流Ｌ’ｏｒに等しく□なけれ
ばならない。

■、。、二Ｉ、。、　　　　　　　・・（２）いま、出
力電流工。が零でない比較的小さな値の場合（トランジ
スタＱ１ｏ１ｅ　Ｑ１０鵞それぞれのゲート・ソース間
電圧Ｖｏｓの絶対値１Ｖｏｓｌがトランジスタの閾値電
圧ｖｔｈ以上、電源電圧以下の場合）、トランジスタＱ
、。、のＶＯ８がＶＩＩＤ　、　Ｖｓｓ電位の中間値（
−）　ＶＤＤ　）を持っている、即ち、第１の差動増幅
回路ＤｉｆｆＪの出力ノードａが上記中間値を持ってい
る。したがって、トランジスタＱ１゜１のゲートに電流
は流れず、第１の差動増幅回路Ｄｉｆｆ７における上記
出力ノードａに接続されているトランジスタＱａ−Ｑｒ
　の電流Ｉ、、Ｉ、は等しく、さらにカレントミラー回
路のトランジスタＱ４およヒ増幅用トランジスタＱ！の
電流工！は上記工３に等しいＯ Ｉ、＝Ｉ、　　　　　　　・・（３） Ｉ、　＝　Ｉ、　　　　　　　・・（４）、”、Ｉ、＝
＝Ｉ、　　　　　　　　・・（５）このことから、この
ときには第１の差動増幅回路ＤｉｆｆＺにおける差動増
幅対トランジスタＱ、。

Ｑ２の各ゲート電位ＩＮ十、ＩＮ−は同一電位でなくて
はならない。よって、第２の差動増幅回路Ｄｉｆｆ、？
において、差動増幅対トランジスタＱＩＩ。

Ｑ６の各ゲート電位も等しいはずであシ、上記トランジ
スタＱｓ＝Ｑａの各電流工Ｗｅ　　工１１は等しいＯ ＩＩ　　＝Ｉ１１　　　　　　　　・・（６）ところで
、トランジスタＱ１゜！のＶｏｓが前記中間値を持って
いる１即ち、第２の差動増幅回路Ｄｉｆｆ、？の出力ノ
ードｂが中間値を持っているから、トランジスタＱｘｏ
ｚのゲートに電流は流れず、上記出力ノードｂに接続さ
れているトランジスタＱｓ＝Ｑｙの電流工ＩＩＳ　　工
？は等しく、さらにカレントミラー回路のトランジスタ
Ｑ８の電流工、は上記Ｉ。

に等しい。

Ｉ、＝Ｉ、　　　　　　　　　・・（７）■、＝工、　
　　　　　　　・・（８）、’、Ｉ、＝■、　　　　　
　　　・・（９）上式（６）　、　（９）よシ □、＝工、　　　　　　　　・・顛 でなければならず、ソース接地トランジスタＱ、。１の
ドレインから第２の差動増幅回路Ｄｉｆｆ２の電流路に
流れる電流ＩＸは零でなければならない。

Ｉｘ＝Ｏ・・収υ したがって、ソース接地トランジスタＱ！０１の電流Ｉ
、。、とその定電流源用トランジスタＱ＊ｏｚの電流工
、。！とが等しい状態で安定するＯ Ｉ、。、＝工、。、　　　　　・・αのこのときの出力
駆動用トランジスタのアイドリンク電流（Ｉ、。、また
は工、。りは、前弐（１）よシとなシ、上式（１１に曲
成〇のを代入してとなる。

ことで、たとえば ｗ／Ｌ　（Ｑｓｏｔ　）　＝　１６０００／４　、Ｗ／
　Ｌ　（Ｑ２ｏ１）　＝　１０００／４、■、。、＝３
７５μ人とすると、アイドリンク電流は６ｍＡ　　とな
る。なお、上記電流Ｉ！Ｏ！は、トランジスタＱ　ｔａ
ｘのＷ／Ｌおよびそのゲートバイアス電圧ＶＩＮで決め
られる。

上述したように、第１図（、）の回路は、Ｉｏ＝０のと
きに曲成〇騰で示した僅かのアイドリンク電流が流れた
状態で安定し、このとき巻動入力電圧ＩＮ＋、ＩＮ−は
等しくなければならない。

次に、上記第１図（ａ）の回路における増幅動作におい
て出力振幅がほぼ電源電圧いっばいまで十分にとれるこ
とについて説明する。

（イ）巻動入力電圧ＩＮ＋、ＩＮ−がＩＮ＋）ＩＮ−の
とき。このとき、第１の差動増幅回路ＤｉｆｆＪにおい
ては、 Ｉ　１＞　Ｉ　ｔ　　　　　　　・・α力となるので ■、　）　Ｉ　、　　　　　　・・（１０となシ、出力
ノードａの電位Ｖａがｖａｓ　を位に近づくｏよって〜
　トランジスタＱ＊ｏ１＊　Ｑ＊ｏｔ　カオンし、その
電流Ｉｄｏ１　ｍ　”Ｉ。、が大きくなシ、工、。、〉
■、。、　　　　　・・αｅとなシ、トランジスタＱ　
＋ｏｔのドレインから第１の差動増幅回路ＤｉｆｆＪに
流れる電流ＩＸはＩ　ｘ　）　Ｑ　　　　　　　・・α
力となる。さらに、第２の差動増幅回路Ｄｉｆｆ？にお
いては Ｉ＋＜１１　　　　　　　・・四 Ｉ、　（Ｉ、　　　　　・・α枠 となシ、 ｘ、＝ｘ、＝ｘ６＋ｒｘ　　　・・（ＩＩであシ、上式
αη、α１．ａＱから Ｉｓ＜Ｉｙ　　　　　　　・・翰 となシ、出力ノードｂの電位ｖｂもＶａｌ電位に近づく
ｏこれによって、トランジスｊＩＱ、。、はカット牙〕
し、その電流Ｉ　１０ｍが減少する。

Ｉｏ　　＝　　Ｌｅｓ　　　　　Ｌａｗ　　　　　　　
　　　　　　°”・ａｌ）であるから、■。が正に増大
し、出力端ＯＵＴの負荷を正側に駆動するようになる０
この場合・負荷が軽ければ、はぼＶｎｎｇ位まで駆動す
ることができる。

（嗜　差動入力電圧ＩＮ＋、ＩＮ−がＩＮ＋（ＩＮ−の
　。

とき。このとき、第１の差動増幅回路Ｄｉ　ｆ　ｆ　ｌ
においては で・あシ、上式（ハ）、（１）、（２７）からとなるの
で Ｉ、（Ｉ３　　　　　　　・・（ハ） となシ、出力ノードａの電位ＶａがＶＩＩＤ電位に近づ
く０よって、トランジスタＱ２゜ｔ　＊　Ｑ＋ｏ＋　カ
カットオフし、その電流Ｉ！。ｊ　＠　Ｉｊｏｌが減少
し、ＩＩ１１＋１　＜　Ｉｔｏ＊　　　　　””“°（
財）となシ、 Ｉｘ　（Ｑ　　　　　　　−−（ハ） となる。さらに、第２の差動増幅回路Ｄｉｆｆ２におい
ては Ｉｓ＞Ｉｓ　　　　　　・・（ハ） となシ、 Ｉ、＝　ＩＩ　＝　ＩＩ　＋　Ｉ　ｘ　　　　−＝［’
ｆ）Ｉ、）工、　　　　　　　　　　・・（ハ）となシ
、出力ノードｂの電位ＶｂもＶＤＤ電位に近づく。これ
によって、トランジスタＱｉＯ！カオンし、その電流Ｉ
　＄６１が増加する。

１１１＝Ｉ＋０１−工ｔｏｔ　　　　　０１”（ハ）で
あるからｓ　ＩＩは負に増大し、出力端ＯＵＴの負荷を
負側に駆動するようになる。この場合、負荷が軽ければ
、ｔｔｔｘｖ口電位まで駆動することができる。

上述したように、差動入力電圧ＩＮ＋、ＩＮ−の電位差
にしたがって出力端ＯＵＴの負荷が駆動され、第１図（
ａ）の回路は電力増幅回路として動作する。

次に、他の実施例を説明する。第１図（ｂ）の回路は、
第１図（、）の回路に比べて、トランジスタＱ！。宜に
代えてＶＤＤ電源端と出力ノードｂとの間にゲートにバ
イアス電圧ｖＢＰが与えられる定電流源用のＰチャネル
トランジスタロ２．！を接続した点が異なシ、その他の
部分は同一であるので第１図（ａ）中と同一符号を付し
ている。この第１図（ｂ）の回路において、トランジス
タＱＩＯ！のゲートに流れる変位電流■ＧＣは、トラン
ジスタＱ！１２の電流を■２，２で表わすと ＩＧｃ　＝　Ｉ５　＋Ｉｚ＋２Ｉ？ ＝　Ｉ５　＋Ｉ２１２　　Ｉｌｌ ”　Ｉｓ　＋　Ｉｌｌ２　　（Ｉ。＋１．。、）＝１．
・Ｉ。・■２゜Ｈ＋Ｉｔ、２　　　　・・（至）となる
。これに対して、前記第１図（ａ）の回路において、ト
ランジスタＱ　ｒｏｔのゲートに流れる変位電流ＩＯｂ
は、 ｒＱｈ−Ｉ５　　Ｉ７ ＝　Ｉ、　−Ｉ。

”　Ｉｌ　　（Ｉｌｌ　＋　Ｉｔｏｌ　　Ｉｔｏｔ）・
Ｉ、・Ｉ。・工、。、＋Ｉ、。２　　　・・ＯＤとなる
。上式（至）、０１）を比較すると、■２゜２　＊　＋
２、ｙが異なるだけである。よって、ＩＮ２　＝　Ｉｔ
ｏｔとなるようにトランジス７Ｑ□、とそのゲートバイ
アス電圧ＶＢＰを設定すれば、第１図（ｂ）の回路は第
１図（ａ）の回路と同一の動作を行なう。

第２図（ａ）　、　（ｂ）　、　（ｅ）の回路は、第１
図（ａ）　、　（ｂ）に示しだような電力増幅回路人の
出力端ＯＵＴにたとえば８Ωのヌピーカｓｐを接続した
応用回路を示しておシ、ＩＮは入力信号であｊｌ）　、
Ｒ１゜Ｒ１は帰還抵抗であって上記増幅回路Ａの利得を
決めている０この場合、第２図（、）の回路は、反転増
幅器を構成し、電源として上２゜５ｖの２電源を用いた
例を示しておシ、その利得Ｇはである。第２図（ｂ）の
回路は、＋５■の１電源を用いた反転増幅器を示してお
シ、抵抗Ｒｓ、Ｒ。

増幅回路Ａの非反転入力端子に与えているＯＣＭ　　ｒ
　Ｃ４は結合容量であシ、直流分をカットしている。こ
の場合の利得Ｇは上式Ｏｚと同じである。第２図（ｃ）
の回路は、上２゜５ｖの２電源を用いた正転増幅器を示
しておシ、その利得Ｇはである。なお、第２図（ａ）　
、　（ｂ）　、　（ｃ）の回路以外にも、一般の演算増
幅器を構成するのと同様に増幅回路Ａを用いて種々の増
幅器を構成することが可能である。

第３図（ａ）の回路は、第１図（ａ）の回路に比べて、
トランジスタＱ！、Ｑ４−　　Ｑｓ、Ｑａ　を省略し、
ＰチャネルトランジスタＱｓｏｒ〜ｄヤネルトランシフ
タＱ、。、〜Ｑ３１０を付加し、ソース接地トランジス
タＱｚｏ１のドレインをトランジスタＱｓｎのドレイン
に接続した点が異なシ、その他は同じである。即ち、第
１の差動増幅回路におけるトランジスタＱ、の負荷とし
てトランジスタＱ、。１１　Ｑ！＋Ｈからなるカレント
ミラー回路を接続し、このカレントミラー回路の出力ト
ランジスタＱａｏｚの負荷としてトランジスタＱ３゜。

、Ｃ８，。

からなるカレントミラー回路を接続し、このカレントミ
ラー回路の出力トランジスタＱｓ＋。の出力端をトラン
ジスタＱ１ｏ＋のゲートに接続している。また、上記第
１の差動増幅回路にトランジスタＱ２の負荷としてトラ
ンジスタＱｓｏｓ　ｅ　Ｑｌ。。

からなるカレントミラー回路を接続し、このカレントミ
ラー回路の出力トランジスタＱｎｏ＋の出力端を前記ト
ランジスタＱ！。１．Ｑ、。、のゲートに接続している
。さらに、第２の差動増幅回路におけるトランジスタＱ
、の負荷としてトランジスタＱａｏａ　＋　Ｑｓ。６か
らなるカレントミラー回路を接続し、このカレントミラ
ー回路の出力トランジスタＱｓｏａの負荷としてトラン
ジスタＱｓｎ　＊　Ｑｓｌｚからなるカレントミラー回
路を接続し、このカレントミラー回路の出力トランジス
タＱ３１．の出力端をトランジスタＱ、。２のゲートに
接続している。また、上記第２の差動増幅回路における
トランジスタＱ６の負荷としてトランジスタＱ４（＋７
＋Ｑ　３０ｍからなるカレントミラー回路を接続１７、
このカレントミラー回路の出力トランジスタＱ３０゜ノ
出力端をトランジスタＱ＋ｏｔのゲートに接続している
。

上記第３図（ａ）の回路において、トランジスタＱ、。

１〜Ｑ３，２の各電流を工、。１〜ＬｓＩｔで表わすと
、ＩＩ　　”　　ｌ３０１　　＝　ＩｎＯ２＝　Ｌｓｏ
ｏ　　””　Ｉ３１い　　Ｉ２　：ｌ５ｏｓ　　°工ｗ
ｏ番　）ｌ　ｌｌ　　″　Ｉ　　３０ｆｆｉ　　＝　　
ｘｓｏａ　　％　　　　ｘ、　　　″　工　３０１　　
＝　　Ｉ　３ｏ１１　　ｓ　　　　■ｘｌｔ　　＝　　
Ｉ　　Ｊ２テアシ、トランジスタＱ、。、のゲートの変
位電流：Ｉ、　　　ｌ３ｏ２ ＝　Ｉ、　・Ｉ、　　　　　・・０４）テする。また、
トランジスタＱ＋ｏｚのゲートの変位電流Ｉｏｅは １０ｅ　””ｌ３Ｉ２．　　ｒｓｏｓ ＝ＩｓＩＩＩ６ ＝（工、。６十Ｉ、。２−Ｉ、。、）−■。

＝：Ｉｓ　　Ｉ６　　Ｔｏｏｌ　十Ｉｚｏｔ・・Ｇつ である。これに対して、前記第１図（ａ）の回路におい
て、トランジスタＱ　ｔ　ｏ、のゲートの変位電流＝Ｉ
、　・Ｉ、　　　　　・・（至） であシ、トランジスタＱ＋ｏｘのゲートの変位電流ＩＧ
ｂは第１図（ｂ）の回路と同様に ＩＧｂ＝Ｉ、　・Ｉ、　・Ｉ、。１＋工、。、　・・０
１）である。上記第３図（ａ）の回路を第１図（ａ）の
回路と比較すると、式（財）、（至）が等しく、式（ハ
）、０１）が等しいのでトランジスタＱ＞。１　＊　Ｑ
＋ｏｔのゲート電流が等しく、同一の動作を行なうこと
が分る。

但し、第１図（、）の回路においては、差動増幅回路Ｄ
ｉｆｆＪ　、　ＤｌｆＬ２　（７）出力’［位Ｖａ、Ｖ
ｂ　は線形な範囲が狭く、トランジスタＱ＋ｏ１＊　Ｑ
＋。、のゲートを十分大きい振幅で駆動することができ
ない０これに対して、第３図（ａ）の回路におけるトラ
ンシフＩＱ＋。１．Ｑ、。２のゲート（・点・ｂ点）は
それぞれカレントミラー回路で駆動されているので、は
ぼ（ＶＤＤ　−Ｖａｓ　）の全範囲で線形に働らかせる
ことができる。よって、上記トランジスタＱ＊ｏ＞　＊
　Ｑ＋ｏｚのゲートは十分大きな振幅で駆動され、出力
端ＯＵＴの負荷を強力に駆動できる。

第３図（ｂ）の回路は、第３図（ａ）の回路に比べて、
ソース接地トランジスタＱ、。、のドレインをトランジ
スタＱ６のドレインに接続するように変更した点が異な
’）　ｓ　　ＩＩＯ？　＝　Ｉ６　＋　Ｉｄｏｌ　　ｔ
ｔｏｔになる０この第３図（ｂ）の回路において、トラ
ンジスタＱ　１ａｔのゲートの変位電流ＩＧｄは第３図
（、）の回路と同様に ＩＧｄ　＝Ｉ、　・Ｉ、　　　　　　・・（財）である
。また、トランジスタＱ、。、のゲートの変位電流ＩＱ
ｅは Ｉｏ＠　＝Ｉｓｕ　　ｌ５ｏｓ ＝Ｉ、。＠　　Ｉ！０？ ＝Ｉ、−（Ｉ。＋１．。、−■、。り ＝　工、　　　　　Ｉ６　　　　　ｒｔｏ＋　　＋　　
Ｉ　鵞０！・・０７） である。上式Ｇηは第３図（ａ）における弐Ｇツと等し
く、第３図（ｂ）の回路は第３図（ａ）と同一の動作を
行なうことが分る。

第３図（Ｃ）の回路は、第３図（、）の回路に比べて、
トランジスタＱｙｏｔに代えてＶＤＤ電源端とトランジ
スタＱ□、のドレインとの間にゲートにバイアス電圧Ｖ
ＢＰが与えられる定電流源用のＰチャネルトランジスタ
Ｑ□、（その電流をＸｔ＋ｔで表わす）を接続した点が
異なる。この第３図（ｃ）の回路において、トランジス
タＱ、。、のゲートの変位電流ＩＯｄは第３図（ａ）の
回路と同様に ＩＧｄ　＝＝Ｉ、　・Ｉ、　　　　　　　・・（ロ）で
ある。また、トランジスタＱ、。２のゲートの変位電流
ＩＧｅは Ｉ’＠　＝Ｉ３１２＋Ｔ２１１　　　　　Ｉ３０ｍ＝Ｉ
３０　＋Ｉｔ＋ｔ　　　Ｉ６ ＝（Ｉａｏａ　　Ｉｔｏｔ）＋ＩＨｚ　　Ｉｓ”Ｉｓ　
　Ｉｓ　　Ｉｚａ＋＋Ｉｕｔ　　　・・Ｃｌである。こ
こで、上式（至）のＩ□２を動式０ωの工！。２と同じ
に設定すれば、両式ｎ、ｏ！９は等しくなシ、第３図（
Ｃ）の回路は第３図（、）の回路と同一の動作を行なう
。

第３図（ｄ）の回路は、第３図（Ｃ）の回路に比べて、
トランジスタＱ、。、のドレインをトランジスタＱ６の
ドレインに接続するように変更し、トランジスタＱ！１
！をＶＤＤ電源端とトランジスタＱ、のドレインとの間
に接続した点が異なる。この第３図（ｄ）の回路におい
て、トランジスタＱ　＋ｏ＞のケートの変位電流Ｉｏｄ
は第３図（Ｃ）の回路と同様にＩ（）ｄ　＝Ｉ、　・Ｉ
ｊ　　　　　　・・（財）である。また、トランジスタ
Ｑｌｏ２のゲートの変位電流ＩＱｓは ＩＧｅ　＝Ｉｓｔｔ　　ｌ５ｏａ ＝Ｉ３゜６　　ＩｊＯ？ ”（”ｓ　＋Ｉｚｌ＊）　　（Ｉａ　＋Ｉｔｏｒ）＝Ｉ
、・Ｉ。・Ｉ、。）　＋　Ｉｎｔ　　　・・Ｏｌである
。上式（至）は動式（至）に等しく、第３図（ｄ）の回
路は第３図（ｃ＞の回路と同一の動作を行なう。

上述したように、第１図（ａ）　、　（ｂ）および第３
図（ａ）　、　（ｂ）　ｇ（ｅ）　、　（ｄ）は全て同
一の動作を行なう。

第４図（、）の回路は、第３図（ａ）の回路に比べて、
トランジスタＱｓ　　ｅ　Ｑｓ　＊　Ｑ＞ｏ　＊　Ｑ３
ｏｓ　〜Ｑａｏｓ　ｅＱ□１　＊　Ｑａｎを省略し、Ｎ
チャネルトランジスタＱｓｔｓ　＊　Ｑ３１４、Ｐチャ
ネルトランジスタＱＢ１＠　ｅＱｓ＋ｓを付加し、トラ
ンジスタＱ２゜、のドレインをトランジスタＱｓ＋ｓの
ドレインに接続した点が異なる。即ち、トランジスタＱ
ｓＨｍをトランジスタＱｓｏｔにカレントミラー接続し
、トランジスタＱ唱をトランジスタＱｓｏｓにカレント
ミラー接続し、上記トランジスタＱｓｕ　ｅ　Ｑａｔ４
の負荷としてカレントミラー回路を形成するトランジス
タＱｓｎ　＊　Ｑｓｔｓを接続し、このカレントミラー
回路の出力トランジスタＱ□６の出力端をトランジスタ
Ｑ、。、のゲートに接続している。

上記第４図（、）の回路において、トランジスタＱｓｔ
ｓ　〜Ｑｓｔａの各電流を１ｍ１Ｍ〜Ｉｌｌ＠で表わす
と１１Ｉ　””３８　＊　Ｉ２　”’ｌ３１４　である
。そして、トランジス゛りＱ、。、のゲートの変位電流
ＩｏｆはＩＧｆ　＝Ｉ３゜、　−Ｉ□。

＝５　１３６２ ＝Ｉ、・Ｉ、　　　　　　　・・顛 である。また、トランジスタＱ、。、のゲートの変位電
流工Ｑｇは Ｉ’ｇ＝Ｉｎ＋４−　Ｉ　１ｕ１１ ”　Ｉ　１１４　　Ｉ　１１１ ＝ｉ、　−（Ｉ、、、＋Ｉ、。、−■、。、）＝Ｉｔ　
−（１，十Ｉ、。１−■、。、）＝ｉ、　・Ｉ、　＋Ｉ
、。、・Ｉ、。、　　・・αηである。上記第４図（、
）の回路と第３図（、）の回路とを比較すると、式（４
１）、Ｃ３４）が等しいのでトランジスタＱ、。、は同
一の動作を行なう。まだ、式（４１）　。

（至）を比較すると、 ”　”　Ｉｓ　　＊　　Ｉａ　＝Ｉｌ　　　　・・■で
あれば、両式（４つ、０９は等しくなる。この場合、第
３図（ａ）の回路において、差動入力電位ＩＮ＋。

ＩＮ−が等しく、定電流源トランジスタＱ＊＊Ｑ１゜の
電流工（ｌｅｌｌ。が等しければ Ｉ、　＝Ｉ、　＝ＩＩｌ＝Ｉ、　　　　　・・０３とな
る。また、トランジスタＱＪ　＊　Ｑｓ　ｅ　Ｑｓ　＊
Ｑ６　のｆｍが等しければ、入力電圧が変化した場合に
おける電流工、の増加分（電流Ｉ２の減少分）と電流■
６　　の増加分（電流１．の減少分）は等しいので、動
式（骨が成立する。したがって、第４図（、）の回路は
第３図（、）の回路と同一の動作を行なう。

第４図（ｂ）の回路は、第４図（、）の回路に比べて、
トランジスタＱ＊ｏｚに代えてｖＤＩ＋電源端とトラン
ジスタＱｓ１４のドレインとの間にゲートにバイアス電
圧Ｖｎｐが与えられたＰチャネルトランジスタＱ２Ｉ！
（その電流をＩｌｌ！で表わす）を接続するように変更
している。この第４図（ｂ）の回路において、トランジ
スタＱＩｏｔのゲートの変位電流Ｉ　（）　ｆは第４図
（ａ）の回路と同様に１ｏｆ＝Ｉ２　　Ｉ＞　　　　　
　　・・顛である。また、トランジスタＱ１（＋ｔのゲ
ートの変位電流ＩＧｇは Ｉ’ｇ　　＝　ｌ５ｔａ　＋　Ｉｔ＋ｔ　　　　Ｉｍｐ
ｓ＝　Ｉ２　＋１１０！　　ｌ１ｌｌｌ ＝　１．　＋　１．、！−（Ｉ、、、　＋Ｉ、。、）＝
Ｉ、　＋Ｉ、、、　−（Ｉ、　＋Ｉ、。、）＝Ｉ、　・
Ｉ、　＋Ｉ□・工、。、　　・・（財）である。よって
、１１１！＝Ｉ！。２となるように設定すれば、上式（
財）と第４図（ａ）の回路における動式６１）とは等し
く、第４図（ｂ）の回路は第４図（、）の回路と同一の
動作を行なう０ 第４図（ｃ）の回路は、第４図（、）の回路に比べて、
ソース接地トランジスタＱ！。１および定電流源トラン
ジスタＱ、。２に代えて、Ｎチャネルの出力駆動用トラ
ンジスタＱ＞ａｔのゲート、ソースに各対応してゲート
、ソースを共通接続したＮチャネルトランジスタＱ鵞。

Ｓ（ソース接地トランジスタ）を設け、そのドレインと
ＶＤＤ電源端との間にゲートにバイアス電圧ＶＢＰが与
えられた定電流源用のＰチャネルトランジスタＱ！。４
を接続し、上記ソース接地トランジスタＱ＊ｏｍのドレ
インをトランジスタＱ、。、のドレインに接続するよう
に変更している。上記トランジスタ喝。ｓ　＊　Ｑｔｏ
４の各電流を工、。３．工、。４で表わせば、トランジ
スタＱ、ａｔのゲートの変位電流Ｃｆは ｌ０ｆ＝Ｔ、。、−Ｉ□。

＝５　　ｌ３ｎ１１ ＝”ｖ　−（ｌ５ｏｔ　＋Ｉｔｏ４Ｉ宜０３）＝Ｉ、　
・Ｉ、　・Ｉ、。４＋工、。、　　・・（ハ）である。

また、トランジスタＱ、。鵞のゲートの変位電流■Ｇｇ
は ”ｇ　”ｌ３１４　　ｌ３ｊ６ ＝Ｉ、　−Ｉお。

＝Ｉ、　・Ｉ、　　　　　　　　　・・（４６）である
。上式（ハ）、（イ）のＩ、、Ｉ、の項は、入力信号が
出力駆動用トランジスタＱｒｏｔ　＊　Ｑｌｏｚのゲー
トを駆動することを意味しておシ、第４図（ａ）の回路
における式（４Ｇ　、　（４１）も同様な意味を有する
。

そして、式０υの１２０２　＊　Ｉ２０）の項は、トラ
ンジスタＱ、。、に適切なアイドリンク電流が流れたと
き、トランジスタＱｓｏｔのゲート電位を制御してトラ
ンジスタＱ、。、にもアイドリンク電流が安定に流れる
ように制御している。同様に、式（ハ）において、”ｔ
。８．工、。４はトランジスタＱ　０１！に適切なアイ
ドリンク電流が流れたとき、トランジスタＱ１ｏｔのゲ
ート電位を制御してトランジスタ（Ｊｅｔにも安定にア
イドリンク電流が流れるように制御している。よって、
第４図（ｅ）の回路も第４図（、）の回路と同様な電力
増幅回路として働らく。

第４図（ｄ）の回路は、第４図（ｅ）の回路に比べて、
定電流源用トランジスタＱｚａ４に代えてトランジスタ
Ｑ、。４のドレインとＶｌｌ電源端との間にベースにバ
イアス電圧ＶＢＮが与えられた定電流源用のＮチャネル
トランジスタ’ｈ１４．　（その電流を工□４で表わす
）を接続するように変更している。

この第４図（ｄ）の回路において、トランジスタＱｊｏ
Ｍのゲートの変位電流ＩＧｆは Ｉ’ｆ　”ＬａＯ２Ｉ２１４　　Ｉｊ１０＝Ｉｔ　　　
　Ｉｔ１４　　　　ｙｓｎ。

＝Ｉｔ　　Ｉｔ＋４（ｌ１６２−Ｉ２゜１）”Ｉｔ　　
Ｉ２３４　　（Ｉ＋　−Ｉ２゜、）＝　ＩＩ　　ＩＩ　
　Ｉ！＋４　＋　ｈｎ’ｌ　　　・・（４ηである。ま
た、トランジスタＱ１゜友のゲートの変位電流ＩＧｇは
第４図（ｃ）の回路と同様にＩＧｇ＝Ｉ、・Ｉ、　　　
　　　・・咽である。よって、動式（４７）のＩ　ｆｆ
１４と前式Ｃ５のｆｆ１１４とを同一値に設定すれば、
式（４７）　、　（４啼は等しくなシ、第４図（ｄ）の
回路は第４図（Ｃ）の回路と同一の動作を行なう。

上述したように、第４図（ａ）　、　（ｂ）　、　（ｃ
）　、　（ｄ）の回路は同様の動作を行ない、第３図（
ａ）　、　（ｂ）　、　ＣＱ）　。

（ｄ）および第１図（ａ）　、　（）＋）の回路とも同
様の動作を行なう。

第５図（、）の回路は、第４図（ａ）の回路に比べで、
第３図（ａ）の回路におけると同様のｌ、ランジスクロ
認、　Ｑａ　＋　Ｑｏ　＋　Ｑｓｏｓ〜Ｑ３゜、からな
る第２の差動増幅回路を付加し、上記トランジスタＱ３
゜６の出力端をトランジスタＱ２のドレインに接続し、
トランジスタＱａｏｓのドレインをトランジスタＱ１の
ドレインに接続している。

上記第５図（ａ）の回路において、トランジスタＱ、。

、のゲートの変位電流Ｉ（ｌｈは”ｈ−Ｉ　３０４−　
Ｉ　！１１０ ”　■３０＄　−＋３１１２ ”（Ｉ２　＋ｌ５ｏａ）−Ｉｓ。１ ＝（Ｉｔ　＋　”＊　）　　（Ｉｔ　＋　＋３゜、）＝
（Ｉｔ　＋Ｉ、　）　　（ＩＩ　十Ｉ６　）　　・・・
（４Ｆ３テする。マタ、トランジスタＱ１゜！のゲート
の変位電流ＩＧＩは ＩＯｌ”Ｉｆｉ１４　　１１１１Ｑ ””　Ｉ　Ａ（＋３　　　Ｉ　１１１５＝（Ｉｔ　十■
５ｏａ）　　（Ｉｓ＋ｓ　＋　Ｉ２０１−Ｉ２１１２）
＝　（Ｉｔ　＋Ｉ５　）　　（Ｔｓｎ＋　＋　Ｉｔ。、
−工２゜、）＝（Ｉｔ　＋Ｉ５　）　　（Ｌ　＋　Ｉｌ
ｌ。、＋１．。、−■、。２）＝（Ｉｔ　＋Ｉｙ＋　）
　　（Ｉ、　＋Ｌ　　）＋Ｉｔｏｔ　　Ｉｔｎ＋ると、
この電位差に応じて工】が増大（または減少）したとき
＋６も増大（または減少）し、■、が減少（または増大
）したときＩ、も減少（または増大）する。よって、上
式（４１’Ｏ、（４９の（Ｂ　＋Ｉａ　）と（Ｉ、＋Ｉ
、　　）は入力電圧によって制御される電流である。即
ち、第４図（、）の回路における弐（４Ｑ　、　（４１
）のＩＩｎＩ！を第５図（、）の回路では（Ｉ、＋Ｉ。

）、（Ｉ、＋Ｉ、）と置き換えたものと考えることがで
き、式（４（ＩＩ　、　（４匂は等しく、式（４υ。

０豊は等しいので、第５図（ａ）の回路は第４図（ａ）
の回路と同様の動作を行なう。

第５図（ｂ）の回路は、第５図（ａ）の回路に比べて、
定電流源用トランジスタＱｚｏｔに代えてＶＤ！＋電源
端とトランジスタＱ３，４のドレインとの間にゲートに
バイアス電圧ＶＢＰが与えられた定電流源用のＰチャネ
ルトランジスタＱ！１１　（その電流を工２．！で表わ
す）を接続するように変更している０この第５図（ｂ）
の回路において、トランジスタＱ３ｏ、のゲートの変位
電流ＩＯｈは第５図（ａ）の回路と同様に である。また、トランジスタＱ、。、のゲートの変位電
流ＩＧｉは 工Ｇｉ＝Ｉｓ＋番　＋Ｉｔ１２　　　　Ｉ幻６ゴＩ　Ｓ
Ｏ３＋　Ｉ　２１２　１５ＡＧ−＝（Ｉ２＋ｌ５ｏａ）
十Ｉｔ】２（Ｉｓｏ＞＋Ｉａｔｓ）二ＣＩ２　−）　１
Ｂ）＋　ＩＨ２−Ｉ２（Ｂ　　　’Ｉｌ。。

＝＝（ｒｘ　＋　ｒｅ）　−（ＩＩ　＋　Ｉｎ。８）十
Ｉ□２−工２゜。

＝（Ｉｔ　＋Ｉ５）　　（ＩＩ　＋Ｉ。）＋Ｉ幻、　　
Ｉ２０１・・６０） である。上式〇〇のＩ□！と第５図（、）の回路におけ
る式（４ωのＩ　ｔＬｌｘとが同一になるように設定す
れば、両式６１　、　（４１は等しくなシ、第５図（ｂ
）の回路は第５図（ａ）の回路と同一の動作を行なう。

第５図（ｅ）の回路は、第５図（、）の回路に比べてソ
ース接地トランジスタＱＢ＋および定電流源トランジス
タ（ｈａｔに代えて、Ｎチャネルの出力駆動用トランジ
スタＱ１゜、のゲート、ソースに各対応してゲート、ソ
ースを共通接続したＮチャネルトランジスタＱ、。Ｓ（
ソース接地トランジスタ）を設け、そのドレインとＶＤ
Ｄ電源端との間にゲートにバイアス電圧Ｖｎｐが与えら
れた定電流源用のＰチャネルトランジスタＱｔｏ４を接
続し、上記ソース接地トランジスタも０３０ドレインを
トランジスタＱ、。、のドレインに接続するように変更
している０上記トランジスタＱ、。１．Ｑ！。４の各電
流を工ＲＯＭ　ｅ　工２０４で表わせば、トランジスタ
Ｑ＞ａ＊のゲートの変位電流Ｉｏｈは ＩＧｂ　＝Ｉ、。４　　１３ｔ。

”　Ｉ　１０３　　　Ｉ　Ｒｏ＠ ＝（”ｔ　＋　ｌ５ｏｅ）　　（ｌ５ｏｔ　＋　Ｉｔｏ
４　　ｌ２ｏｓ）＝（Ｉ、＋Ｉ、）−Ｉ、。、−■、。

４＋工、。３”（Ｉｔ　＋Ｉ＋）−（ＩＩ　＋　ｌ５ｏ
ｓ）　　Ｉｔｏ４＋Ｉｔｏｓ＝（ｒ、　十ｌ５）−（Ｉ
Ｉ　十Ｉａ）−Ｉｔ。４＋Ｉ、。。

・・（５１） である。また、トランジスタＱ、。、のゲートの変位電
流ＩＧｉは Ｉｏｌ　＝　Ｉ＋ｏ＋　　ｌ５ｔｓ ”　Ｉ　ＳＯＢ　　Ｉ　８Ｍ ＝（１，＋Ｉ、。ｅ）　　Ｉｓ。。

＝（Ｉ、　＋Ｉ、）−（Ｉ３　＋ｌ５ｏａ）＝　（Ｉｔ
　＋　Ｉｓ）　・（Ｌ　＋　Ｉａ）　　　　・・（５２
）である。上式（５，１）　、　（５２）の”　ｔ　＋
Ｉａ）　、（Ｉｔ　＋Ｉｓ）は第４図（ｅ）　Ｏ回路に
おける式（４！１９　、　（４Ｂｏ　Ｉ　、　、　Ｉ。

と置き換えたものと考えることができ、式、（５１）。

（ハ）は等しく、式（５２）　、■は等しいので、第５
図（Ｃ）の回路は第４図（ｃ）の回路と同様な動作を行
なう。

第５図（ｄ）の回路は、第５図（ｃ）の回路に比べて、
定電流源用トランジスタＱ　ｔｏ＋に代えテトランジス
タｑｓｏ番のドレインとＶ１１８電源端との間にヘース
にバイアス電圧ＶＢＮが与えられた定電流源用のＮチャ
ネルトランジスタＱ□４（その電流を工、、４で表わす
）を接続するように変更している。

この第５図（ｄ）の回路において、トランジスタＱ１ｏ
１のゲートの変位電流ＩＧｈは ＩＧｈ　　””　　ｌ８０４　　　　　Ｉｔ１４　　　
　１ＭＨ）−Ｉｓｏｓ　　　　ｌ２ｊ４　　　１１０１
１＝（Ｉ、＋Ｉ、。ｅ）−（Ｉ、。、　−■、。、）−
１宜、４−（Ｉ、＋Ｉ、）−Ｉｓｏ、　＋Ｊ、。３　　
ｘ、、。

＝（−１ｔ　＋　Ｉａ）　　（ＩＩ　＋ｌ５ｏａ）　　
Ｉ□４＋工、。。

である。また、トランジスタも。２のゲートノ変位電流
ｒｏｔは ＩＧｉ　”ＩＧｉ　　　Ｉｕｓ ＝１１Ｇ＄　　　Ｉ　３１１１ ＝（Ｉ、＋Ｉ、。６）　　Ｉｓ。。

＝（Ｉ、　＋Ｉ、）−（Ｉ、　＋Ｉ、。、）＝（Ｉｔ　
＋Ｉｓ）　　（Ｌ　＋Ｉｓ）　　　　・・（５４）であ
る。上式（５３）のＩ！１．と第５図（Ｃ）の回路にお
ける式（５１）の工、。４とを等しく設定すると、式（
５３）　、　（５１）は等しく、式（５４）　、　（５
２）は勢しいので、第５図（ｄ）の回路は第５図（Ｃ）
の回路と同一の動作を行なう。

上述したように、第５図（ａ）　、　（ｂ）　、、　（
ｅ）　、　（ｄ）は同様の動作を行ない、第４図（ａ）
　、　（ｂ）　、　（ｃ、ｌ　、、　（ｄ）、第３図（
ａ）　、　（ｂ）　、　（ｃ）　、　（ｄ）および第１
図（ｎ）　、　、（ｂ）の回路とも同様な動作を行なう
。

第６図（ａ）の回路は、第３図（ａ）の回路に比べて、
カスケード用のＰチャネルトランジス、りＱ４゜、。

Ｑ、ｏ２ｅ　Ｑａｏａ、ＮチャネルトランシフタＱ４０
４　ｓ　Ｑ４０！およびパワーダウン制御用のＰチャネ
ルトランジスタＱＢＱｌ、ＮチャネルトランジスタＱ、
。２を付加して図示の如く接続すると共に図示の如くバ
イアス電圧Ｖｉｕ’ｃ　’、　ＶＢＮＣおよびパワーダ
ウン制御信号ＰＤＮ、ＰＤＮ入方をゲートに与えている
点が異なる。上記ＰＤＮ入カがハイ“Ｈ”レールのとき
、全ての電流路がオフになシ、回路の消費電流は殆んど
零になＪ、ＰＤＮ入カがロウ１１　ＬＩＩレベルのとき
、各トランジスタに正常な゛バイアス電流が流れて電力
増幅回路として働らく。

第６図（ｂ）の回路は、上記第６図（、）の回路に各バ
イアス電圧Ｖａｔ　、　ＶＢＦＣ、ＶＢＮＣ、■ｍを与
えるだめのものである。ＲＢ　　はバイアス決定用の抵
抗であシ、ＰＤＮ入力が”Ｌ″、ＰＤＮ入カが“Ｈ”の
ときにトランジスタＱ、。Ｂ　＠　Ｑ１１０４をオンに
してトランジスタＱａｏｚ　＊　Ｑａｏ＋に電流を流し
ぞＶａｐ　、　Ｖｍｐｃ　　を発生する。トランジスタ
。、。、。

Ｑ１１０２はカレントミラー回路を構成しておシ、電流
Ｔｌ＋０３を発生する。トランジスタＱ６゜４は１、ラ
ンジスクＱａｏｓのカスケード用である。上記電流　”
ＩａｏｌｌはトランジスタＱ＠ｏａ　＊　Ｑａｏａに流
れ、ｖｌｌＮｃ。

ＶＢＮ　　力発生ｆ　ルｏ　Ｐ　Ｄ　Ｎ　入力１）ｉ　
”　Ｈ”、ＰＤＮ入力が“Ｌ＃のとき、トランジスタＱ
、。？　ｅ　ＱＳｏｍがオン、トランジスタＱ、。５．
Ｑ、。６がオンになシ、ＶＢＮＣ、ＶＩＩＮ　ハソレソ
：ｈ　Ｖｓａ　［位Ｋ　すｐ　、ＶＢＰ　。

ＶＢＰＣはそれぞれＶＤＤ電位になシ、第６図（ａ＞の
回路におけるトランジスタＱ＠＊　Ｑｒｏ　＋　Ｑ４ｏ
、〜Ｑ４０１　ｅ　Ｑｚｏｔを全てカットオンさせる。

なお、第６図（ｂ）中、６１．６２はインバータである
。

ＯＵＴの出力電流Ｉｏｕｔ　　がＯのとき、出力電圧Ｖ
ｏｕｔ　　もＯｖ　　であシ、このとき出力駆動用トラ
ンジスタＱ１゜１．Ｑｌ。、の各電流Ｉ瞥ｗＩＮ　　は
アイドリング電流が流れてお、り　、Ｉｒ＝Ｉｓ　　で
ある。このアイドリンク電流は約６ｍ人であシ、自由に
、、　　　　設定できる。出力電流Ｉｏｕｔ　　が正に
増大し、出力電圧Ｖｏｕｔ　　も正に増大すると、トラ
ンジスタＱｓｏｔの電流Ｉ、　　が増加し、トランジス
タＱ１ｏｔの電流ＩＮ　　がＯにな’ｆ）　、Ｉｏｕｔ
　＝　ＩＰである。出力電流Ｉｏｕｔ　　が負に増大し
、出力電圧Ｖｏｕｔ　が負に増大すると、トランジスタ
Ｑ１゜、の電流Ｉ、　　はアイドリング電流のまま一定
であシ、トランジスタＱｒｏｚの電流ＩＮ　　が増大す
る。このように、第６図（ａ）　、　（ｂ）の回路はＡ
Ｂ級電電力増幅回路して働らくことが証明された。なお
、第８図に示した従来のＡ電電力増幅回路では、アイド
リンク電流がたとえば２５０ｍＡ必要であったが、上記
第６図（、）の回路によれば、約６ｍＡ（設計によシも
つと少なくすることも可能である）となシ、消費電流が
非常に少なくなった。

なお、本発明は上記各実施例に限らず、本発明の技術的
思想の範囲内で種々の変形実施が可能である。たとえば
第６図（１）　、　（ｂ）の回路でも示したが、前記各
実施例の回路にカスケード用トランジスタを付加しても
基本的動作が変わるわけではない。また、前記各実施例
のトランジスタのＰチャネルとＮチャネルとを置き換え
、Ｖｎｎ電源、ｖ■電源の接続関係を逆にしても動作す
ることは言うまでもない。また、前記各実施例中、カレ
ントミラー回路を多用しているが、カレントミラー回路
における入力側トランジスタと出力側トランジスタとの
Ｗ／Ｌ　は異なってもよい。このときの上記入力側トラ
ンジスタと出力側トランジスタとの電流比は上記ｗ／　
Ｌ　の比に等しくなる。また、前記各実施例中における
定電流源用トランジスタＱ宜。、まｆｃ　ｈ　Ｑｔｕ　
−Ｑｌ０４　＊　Ｑ＊ｊ＋を省略し、差動増幅回路、カ
レントミラー回路における対になっているトランジスタ
のＷ／Ｌ　　を異ならせてもよい。即ち、上記各実施例
では、ソース接地トランジスタＱ、。、またａＱｚｏｓ
がある電流（トランジスタＱｘｏｔまたはＱ□、または
Ｑｔｕ４またはＱｌ１４の定電流に等しい電流）を流し
たとき、回路全体が安定し、アイドリンク電流が流れる
ものとして説明した。しかし、差動増幅回路、カレント
ミラー回路におけＱｕ＞またはＱｍ。３にある電流が流
れたときに回路全体の動作のバランスがとれ、アイドリ
ンク電流が正しく流れるように設計することも可能であ
る。

〔発明の効果〕

上述したように本発明の電力増幅回路によれば、ＡＢ級
動作を行なうもので消費電力が非常に小さく、集積回路
チップの発熱量が小さいので　　　　　　　　　　　　
　　　回路動作の信頼性が高くなる０また、回路構成と
して最低限必要とするのは、出力駆動用トランジスタと
ソース接地トランジスタと差動増幅回路とで済むので簡
易であシ、使用素子数が少ないのでチップ面積が小さく
て済む０しかも出力振幅をほぼ電源電圧いっばいまで正
常に得ることができる。したがって、本発明回路はたと
えば音声合成用Ｌ８Ｉに用いてスピーカを直接駆動する
場合などに好適である。

【図面の簡単な説明】

第１図（、）は本発明の電力増幅回路の一実施例を示す
回路図、第１図（ｂ）　Ｕ同じく他の実施例を示゛す回
路図、第２図（ａ）　、　（ｂ）　、　（ｃ）はそれぞ
れ本発明の応用例を示す回路図、第３図（、）乃至（ｄ
）、第４図（ａ）乃至（ｄ）、第５図（ａ）乃至（ｄ）
、第６図（ａ）はそれぞれ本発明の他の実施例を示す回
路図、第６図（ｂ）は同図（ａ）の回路にバイアス電圧
を与える回路を示す回路図、第７図は第６図（、）　、
　（ｂ）の回路についてのコンビーークシミーレーショ
ンの結果を示す特性図、第８図および第９図はそれぞれ
従来の電力増幅回路を示す回路図である。 Ｑ＋ｏｔ・・・Ｐチャネルトランジスタ、Ｑｓ。、・・
・Ｎチャネルトランジスタ、ＯＵＴ・・・出力端、Ｄｉ
ｆｆ７　。 Ｄｉｆｆ、２・・・差動増幅回路、Ｑｔｏｌｌ　Ｑｔｎ
ｓ・・・ソース接地トランジスタ％　Ｑｓ。１．Ｑ、。 、・・・パワーダウン制御用トランジスタ。 出願人代理人　弁理士　　鈴　江　武　彦１ｊｆＩ １ｆｆ２ 第１図（ａ） 第６図（ｂ） 第７図

Claims (6)

【特許請求の範囲】
1. （１）第１の電源端と出力端との間に接続された出力駆
   動用のＰチャネルトランジスタと、上記出力端と第２の
   電源端との間に接続された出力駆動用のＮチャネルトラ
   ンジスタと、差動入力信号を増幅して前記Ｐチャネルト
   ランジスタおよびＮチャネルトランジスタの各ゲートを
   別々に直接または間接的に駆動する差動増幅回路と、前
   記出力駆動用のＰチャネルトランジスタのゲート、ソー
   スにゲート、ソースが各対応して接続され、そのドレイ
   ンが前記出力駆動用のＮチャネルトランジスタのゲート
   を駆動するための回路の電流路に接続されたソース接地
   型のＰチャネルトランジスタまたは前記出力駆動用のＮ
   チャネルトランジスタのゲート、ソースにゲート、ソー
   スが各対応して接続され、そのドレインが前記出力駆動
   用のＰチャネルトランジスタのゲートを駆動するための
   回路の電流路に接続されたソース接地型のＮチャネルト
   ランジスタを具備することを特徴とする電力増幅回路。
2. （２）前記差動増幅回路は２個であり、これらはそれぞ
   れ前記出力駆動用のＰチャネルトランジスタ、Ｎチャネ
   ルトランジスタを直接に駆動することを特徴とする前記
   特許請求の範囲第１項記載の電力増幅回路。
3. （３）前記差動増幅回路は２個であり、これらはそれぞ
   れカレントミラー回路による駆動回路を介して前記出力
   駆動用のＰチャネルトランジスタ、Ｎチャネルトランジ
   スタを駆動し、前記ソース接地型のトランジスタのドレ
   インを上記カレントミラー回路の電流路または上記差動
   増幅回路の電流路に接続してなることを特徴とする前記
   特許請求の範囲第１項記載の電力増幅回路。
4. （４）前記差動増幅回路は１個であり、これはそれぞれ
   カレントミラー回路による駆動回路を介して前記出力駆
   動用のＰチャネルトランジスタ、Ｎチャネルトランジス
   タを駆動し、前記ソース接地型のトランジスタのドレイ
   ンを上記カレントミラー回路の電流路に接続してなるこ
   とを特徴とする前記特許請求の範囲第１項記載の電力増
   幅回路。
5. （５）前記差動増幅回路は、Ｎチャネルの差動増幅対ト
   ランジスタを有する第１の差動増幅回路とＰチャネルの
   差動増幅対トランジスタを有する第２の差動増幅回路と
   を持ち、一方の差動増幅回路の一対の電流出力端に他方
   の差動増幅回路の一対の電流出力端をカレントミラー回
   路を介して接続してなることを特徴とする前記特許請求
   の範囲第４項記載の電力増幅回路。
6. （６）前記出力駆動用のＰチャネルトランジスタのゲー
   ト、ソース間および前記出力駆動用のＮチャネルトラン
   ジスタのゲート、ソース間にそれぞれパワーダウン制御
   信号によりスイッチ制御されるトランジスタを付加接続
   してなることを特徴とする前記特許請求の範囲第１項記
   載の電力増幅回路。