JPS62230039A - 電子回路基板の製造方法 - Google Patents

電子回路基板の製造方法

Info

Publication number
JPS62230039A
JPS62230039A JP7352886A JP7352886A JPS62230039A JP S62230039 A JPS62230039 A JP S62230039A JP 7352886 A JP7352886 A JP 7352886A JP 7352886 A JP7352886 A JP 7352886A JP S62230039 A JPS62230039 A JP S62230039A
Authority
JP
Japan
Prior art keywords
layer
metal
thin film
conductor layer
film layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7352886A
Other languages
English (en)
Inventor
Hisashi Nakamura
中村 恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7352886A priority Critical patent/JPS62230039A/ja
Publication of JPS62230039A publication Critical patent/JPS62230039A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はビデオテープレコーダや産業用電子機器に至る
広範な電子機器に用いられるバイブリフトIC用の電子
回路基板の製造方法に関するものである。
従来の技術 近年、電子機器の軽薄短小化や高機能化に対する要求は
ますます増大しており、それにともなってこれら電子回
路の高密度化が必要不可欠の要件となってきている。
このような中にあって、昨今電子回路系の高密反化や高
信頼化をはかる手段としてハイブリッドICを用いた回
路構成法が多くの電子機器分野で採用されるようになっ
てきた。
従来、このハイブリッドICを構成する電子回路基板と
しては、第2図に示すようなものが用いられていた。こ
の゛電子回路基板はアルミナなどのセラミック絶縁基板
1の主面上に嫁−パラジウムなどの貴金属層から成るメ
タルグレーズ系の導体ペーストと、酸化ルテニウ系の抵
抗不ペーストをそれぞれスクリーン印刷法を用いて所望
とする回路図形状に塗布し、8oO〜900 ℃の高温
中で焼成することによって回路導体層2と抵抗体ノー3
を形成したものである。
発明が解決しようとする問題点 しかしながら、このような方法によって電子回路基板で
は、nの製造プロセスにおいて空気中での高温熱処理が
必須条件とされ、使用する導体材料はおのづから金や銀
などの高価な貴金属に限られること、もっとも広く用い
られている銀糸の導体層は、その特有の問題点として溝
中負荷による銀導体のマイグレーションやはんだづけ工
程中で銀がはんだの中に溶出するいわゆる銀くわれ現象
によって回路導体層2が断線不良を起こしやすいなどの
問題点があること、さらにはスクリーン印刷法によって
回路導体層2が形成されるので、配線同格の微細化がは
かりにくく、高密度回路の構成が困難な問題点を有して
いた。このような欠点を解決するものとして、無電解め
っき法を利用して、セラミック基板上に直接回路導体層
を形成する試みがなされているが、この方法では製造工
程が煩雑であることや、無電解めっきによシ析出する金
属とセラミック基板との密着性が得られにくいこと、さ
らには湿式プロセスのため、製造工程中で廃液に細心の
注意を払う必要があり廃液処理のための公害防止設備に
多大の費用を投入する必要があった。
問題点を解決するだめの手段 上記問題点を解決するために本発明の電子回路基板は、
セラミック絶縁基板の少くとも一方の主面上にメタルグ
レーズ系の抵抗体層と、この抵抗体層の相対する両端部
に接続端子層を形成した後で、その同一面上に真空蒸着
法やスパッタリング法などの薄膜技術を利用して金属層
を析出させ、所望とする回路導体層を形成するものであ
る。
作用 本発明は上記したようにメタルグレーズ系の抵抗体層を
形成したセラミック基板上に真空蒸着法やスパッタリン
グ法などの薄膜技術を利用して金属層を析出させ必要と
する回路導体層を形成することにより、セラミック基板
と密着性のすぐれた回路導体層が得られるとともに、高
信頼性を有する高密度電子回路基板が実現できるもので
ある。
実施例 以下本発明の一実施例について図面を参照しながら説明
する。
第1図五〜Dは本発明の一実施例を説明するだめの電子
回路基板各裂造工程での要部断面図である。
第1図において、4はセラミック絶縁基板、6は接続端
子層、6はメタルグレーズ系の抵抗体層、7はガラス保
護膜層、8は薄膜金属層、9は耐エツチングレジスト層
である。
以上のような構成から成る電子回路基板の製造方法につ
いて以下にその詳細を説明することにする。先づ、第1
図ムに示すようにアルミナなどから成るセラミック絶縁
基板4の主面上に銀糸のメタルグレーズ系導体ペースト
を用いてスクリーン印刷法により所望とする図形状に塗
布し、800〜900℃の高温中で焼成することによっ
て接続端子用導体層6を形成し、次いでこの接続端子用
導体層5間にまたがるように酸化ルテニウム系などのメ
タルグレーズ系の抵抗体ペーストをスクリーン印刷法に
よって所定の面積に塗布し、同じくSOO〜900℃の
高温中で焼成することによって抵抗体層6を形成してか
ら、この抵抗体層6をレーザートリミング法により所定
の抵抗値になるように調整シ、このメタルグレーズ系の
抵抗体層6の表面にガラスペーストを塗布し、40oP
−500℃の温度で焼成することによりガラス保護膜層
7を形成した。
それから第1図Bに示すように、抵抗体層6を形成した
セラミック絶縁基板4の表面に真空蒸着法やスパッタリ
ング法などによって金属薄膜層8を析出させた。
この場合析出させる金属薄膜層8としてはセラミック絶
縁基板4との密着性にすぐれ、かつ固有抵抗値が小さく
、はんだづけ性や耐蝕性にすぐれたものが要求されるが
、本実施例においては、銅。
ニッケル、あるいは銅−ニッケルの合金膜をスパッタリ
ング法を用いて析出させた。
そして、第1図Cに示すように、金属薄膜層8の表面に
フォト技術やスクリーン印刷法によって耐エツチング性
を有するレジスト層9を所望とする回路図形状に塗布し
、露出しだ金属薄膜層8を塩化第2鉄などのエツチング
液て浸漬して溶解除去し、第1図りに示すような回路導
体層を形成する。この場合、このエツチング工程におい
て、抵抗体層6の表面を保護したガラス層7は、エッチ
ング腋に侵されるものであってはならず、耐酸性にすぐ
れたガラスを用いる必要がある。
尚、本実施例では所望とする回路導体層の形成法として
、金属薄膜層8を抵抗体層6を形成したセラミック絶縁
基板4の表面全体に析出させてから、不要部分の金属薄
膜層8を除去する方法によって形成しだが、このパター
ン形成法として、金属薄膜層8を析出させる前にセラミ
ック絶縁基板4の表面に予め容易に除去可能なレジスト
を用いて逆配線図形状に塗布し、金属薄膜層を全面に付
着させてからレジストを除去する方法によってもよく、
このような方法を用いることによりエツチング工程を省
略することが可能となり、より低コストの電子回路基板
が得られる。
さらに、本発明においては、回路導体層の形成に際し、
金属薄膜層の表面に必要により無電解めっき法や電気め
っき法によって金属層を析出させ、導体層の厚さを増し
て電気特性やばんだづけ性の改善をはかってもよい。
゛ 発明の効果 以上の説明から明らかなように、本発明てよる電子回路
基板は、セラミック基板上に先づ厚膜技術を用いてメタ
ルグレーズ系の抵抗体層を形成してから、偉膜技術を用
いて回路導体層を形成する方法によって作られたもので
ある。
従って、このような方法で作られた電子回路基板は、回
路導体層に使用される金属材料は貴金属に限定されるも
のではなく、銅、ニッケルなどの低コストの卑金属材料
を用いることが可能であり、マクグレージョンなどの回
路導体層の特性劣化がなく、さらにエツチング法によっ
て回路形成ができるので回路パターンの微細化がはから
れ高密度回路が容易に実現できる効果が得られる。
さらに無電解めっき法との比較においては、製造工程が
簡略化され、しかも析出した金属とセラミックとの密着
性がすぐれ、公害防止設備の規模が小さくてすむなどの
効果が得られるものである。
【図面の簡単な説明】
第1図ム〜Dは本発明の詳細な説明するだめの電子回路
基板の製造工程における要部断面図、第2図は従来例に
よる電子回路基板の要部断面図である。 4・・・・・・セラミック絶縁基板、5・・・・・・接
続端子層、6・・・・・・メタルグレーズ抵抗体層、7
・・・・・保護コートガラス層、8・・・・・・金属薄
膜層、9・・・・・・耐エツチング性レジスト層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名く 
       Q        (捕 Q      帳

Claims (1)

    【特許請求の範囲】
  1.  セラミック絶縁基板の少くとも一方の主面上にメタル
    グレーズ系の抵抗体層と、前記抵抗体層の相対する両端
    部に接続端子層を形成した後で、前記抵抗体層と同一面
    上に薄膜技術を利用して所望とする回路導体層を形成す
    ることを特徴とした電子回路基板の製造方法。
JP7352886A 1986-03-31 1986-03-31 電子回路基板の製造方法 Pending JPS62230039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7352886A JPS62230039A (ja) 1986-03-31 1986-03-31 電子回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7352886A JPS62230039A (ja) 1986-03-31 1986-03-31 電子回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPS62230039A true JPS62230039A (ja) 1987-10-08

Family

ID=13520825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7352886A Pending JPS62230039A (ja) 1986-03-31 1986-03-31 電子回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS62230039A (ja)

Similar Documents

Publication Publication Date Title
US4752555A (en) Method of manufacturing multilayer circuit board
US3742597A (en) Method for making a coated printed circuit board
US4963389A (en) Method for producing hybrid integrated circuit substrate
EP0095256B1 (en) Method of making printed circuits
JPS62230039A (ja) 電子回路基板の製造方法
JP2839262B2 (ja) チップ抵抗器とその製造方法
JPH0245996A (ja) 混成集積回路の製造方法
JP2770693B2 (ja) 厚膜多層回路基板
JPH0258893A (ja) 厚膜集積回路およびその製造方法
JPS62193102A (ja) セラミツク配線基板の製法
JPS63186492A (ja) 回路基板の製造方法
JPS6352796B2 (ja)
JPH07297513A (ja) 抵抗体付きセラミックプリント配線板及びその製造方法
JPH0584679B2 (ja)
JPH03109793A (ja) 抵抗体付配線回路基板の製造方法
JPS6285496A (ja) 回路基板の製造方法
JPS5820159B2 (ja) 交叉配線を有する薄膜回路基板の製造方法
JPS61256688A (ja) 回路基板の製造方法
JPH1098244A (ja) 厚膜回路基板及びその製造方法
JPS6194394A (ja) 厚膜回路基板の製造方法
JPH04148503A (ja) 角形チップ抵抗器
JPS6340396A (ja) 厚膜集積回路の製造方法
JPH0586679B2 (ja)
JPS61101093A (ja) 厚膜回路基板の製造方法
JPH0465024A (ja) ジャンパーチップ