JPS62229455A

JPS62229455A - 拡張ユニツトアクセス方式

Info

Publication number: JPS62229455A
Application number: JP7106786A
Authority: JP
Inventors: Akira Oba; 章大庭
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-03-31
Filing date: 1986-03-31
Publication date: 1987-10-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は拡張ユニットアクセス方式に関し、特にプロセ
ス制御に用いられるマイクロプロセッサ応用の工業用ｉ
１器でユニット構造のプロはス制御装置を対象とした拡
張ユニットアクセス方式に関する。

〈従来の技術）一般に、上記ユニット構造のプロレス制御装置にあって
は、マイクロプロセッサを内蔵したコントロールカード
に、各種のＰＩ○カードを接続することによって、一定
のデータ処理やプロヒス制御するようにしてなるユニッ
トを構成している。

そして、プロレスの規模にＪ、ってＰ■０カードの数を
増加させるために拡張ユニットを用いることがある。但
し、ここで拡張とは、上記コントロールカードが１枚で
ＰＩＯカードのみ増加させる拡張である。

そこで、コントロールカードからの信号で拡張ユニッｌ
−に伝えるのに拡張ケーブルを用い、拡張ユニツ１〜側
ではアダプタで信号を受け、各ＰＩＯカードへ伝える。

この拡張ケーブルを用いたデータ伝送には、シリアル伝
送とパラレル伝送とがあり、伝送距離や伝送スピードな
どで使い分けをしている。

パラレル伝送において、ＰＩＯカードを各種コントロー
ルする際、従来にあっては、拡張ケーブルにアドレスバ
ス及びデータバスを入れる必要があり、ケーブル本数の
増大が問題となっていた。

（発明が解決しようどする問題点）上述したように、拡張ケーブルにアドレスバスとデータ
バスとの両方を入れた従来の場合には、クープルの本数
が増大し、これにともないプロセス制御装置の’ＩＲ漬
コス１〜を低下させることが困難となっており、また、
拡張ケーブルの耐ノイズ性の観点からも好ましくなかっ
た。

本発明は上記問題点に鑑みてなされたものであり、その
目的は拡張ケーブルのケーブル本数を著しく削減しても
、入出力データ並びにアドレスデータを共に拡張ユニッ
トに転送することができる拡張ユニットアクセス方式を
提供することにある。

［ｇ、明の構成ｌ（問題点を解決するための手段）上記目的を達成するため、本発明の拡張ユニットアクセ
ス方式は、ユニット本体と拡張ユニットとを共通のバス
ラインに接続して並列データ転送を行なう構成であって
、ユニット本体のコントロールカードには、入力更新又
は出力更新ｕ、１にアドレスデータを１回又は複数回に
分割して拡張データバスに送出、する変調処理部を設け
、拡張ユニット−の拡張アダプタには、入力更新又は出
力更新時にｔｉｔ記拡張データバスからアドレスデータ
を抽出１ｒる復調処理部を設けて、前記共通のバスライ
ンにＪ３１Ｊる入出力データ並びにアドレスデータの転
送を前記拡張データバスのみで行なえるようにしたこと
を特徴とする。

（作用）本発明、のユニットアクセス方式においては、コントロ
ールカードに設けた変調処理部によって、入力更新又は
出力更新時にアドレスデータを１回又は複数回に分割し
て拡張データバスに送出する。

また、拡張アダプタに設けた復調処理部によって拡張デ
ータバスにアドレスデータを抽出する。

その為、ユニット本体と拡張ユニットとを結合する共通
のバスラインは、拡張データバス以外に拡張アドレスバ
スをｌ）４ノなくても、アドレスデータを転送すること
ができる。

従って、共通のバスラインを構成する拡張クープルから
拡張アドレスバスを省略することができる。

（実施例）以下、本発明の実７１！例を図面に基づいて詳細に説明
する。

第１図は本発明が適用された拡張ユニツｈ　７　’）セ
ス方式のシステムの概要を示す図である。

図示のように、ユニツ１一本体１と拡張ユニット２とは
、拡張ケーブル３によって接続される。

即ち、ユニット本体１は、マイクロプロセッサを内蔵し
たコントロールカード５を制御中枢として、ディジタル
信号の入出力やアナログ信号の入出力のために、複数の
ＰＩＯカード７を備えてＪ３す、またこれ等各部を動作
させるために電源４を備えている。

このようにユニット本体１を構成してＪｊれば、コン］
・ロールカード５のプロヒス制御に応答して、各ＰＩＯ
カード７はプロヒスの諸状態をモニタし制御出力を行な
うことになる。

しかしながら、プロはスの規模が大きくなると、ユニツ
１一本体１だ１ノでは一定のデータ処理部費ブロセス制
御をまかなうことができない場合には、ユニット木体１
にＪ３いてＰＩＯカード７が増加された状態でその一定
のデータ処理をプロセス制御を実現するために、拡張ユ
ニット２を用いることになる。

また、拡張ユニット２は、その増加分のＰＩＯカード７
を備えており、これ等ＰＩＯカード７をユニット本体１
のコン１−ロールカード５に接続するために、拡張アダ
プタ６を備えており、またこれ等各部を動作させるため
に電源４を備えている。

そして、拡張ユニット２の各ＰＩＯカード７でプロセス
の開状態をモニタし、制御出力を行なうために、ユニツ
１へ本体１のコントロールカード５と拡張ユニット２の
拡張アダプタ６とが拡張ケーブル３で接続される。

上述において、本発明にあってはユニット本体１として
第２図に示すような変調処理部を含むコン１〜ロールカ
ード５を採用し、また拡張ユニット２どして第３図に示
すような復調処理部を含む拡張アダプタ６を採用する。

即も、第２図に示ずコントロールカード５のシステム構
成は、一般のマイクロコンピュータシステムと同様に、
マイクロプロセッサ２１及びメモリ２２を接続するシス
テムバス（アドレスバス２３、データバス２４及びコン
トロールバス２Ａ）に、ユニット本体１の各ＰＩｏカー
ド７を接続するためにバスグー１−２８を設ける一方、
拡張ユニット２の各ＰＩＯカード７を接続するために、
拡張データバス２７、拡張コントロールバス２９に接続
されるバスグー１〜２８を設けている。その為、拡張デ
ータバス２７、拡張コン１〜Ｌ１−ルバス２９に接続さ
れるバスゲート２８は、上記変調処理部として機能され
る。なお、２５はＰＩＯアドレスバス、２ＧはＰＩｏデ
ータバスである。

そして、拡張データバス２７、拡張コントロールバス２
９は拡張ケーブル３が構成するバスラインに配設される
。

また、第３図に示ず拡張アダプタ５のシステム構成は、
拡張り゛−プル３の拡張バス２７、拡張コントロールバ
ス２９とそれぞれ接続される拡張データバス３３、拡張
コントロールバス３４が対応する各拡張バスグー１〜３
７に接続される一方、拡張コントロールバス３４に接続
される拡張バスグー１〜３７からは、３個の各ＰＩＯバ
スゲート３６の何れか１つに最初のアドレスラッチコン
トロール信号を、他の何れか１つに次のアドレスラッチ
コントロール信号を、残る１つにデータコントロール信
号を加えるようにすると共に、拡張データバス３３に接
続される拡張バスゲートからは、それ等３ＩＩｌ、Ｉの
各Ｐ　Ｉ　Ｏバスゲート３６に拡張データを送出する。

その為、アドレスラッチコントロール信号３８、同３９
を受ける各Ｐ■ｏバスゲート３６は上記復調処理部とし
てｎ能される。

次に、上述した本発明構成を、アドレス１６ビツ１−、
データバス８ピツトのマイクロコンピユークシステムに
ついてその作用を説明する。

今、拡張ユニツ１〜２をアクセスする時にアドレス１６
ビツ１−を２回に分割して８ピツ１〜ずつ２回データラ
イトし、その後にデータのリードラインを行なう。

このとき、データライトの内容は第４図（Ａ）に示す波
形となり、データリ、−ドの内容は同図（Ｂ）に示す波
形となる。なお、４１はライト波形、／１２はリード波
形、４３はデータバス波形である。

即ち、拡張アダプタ６では、初めのデータをアドレスラ
ッチコントロール信号３８でラッチし、２つめのデータ
をアドレスラッチコン１−ロール３ってラッチしてアド
レスバス３１に出力する。３つめのデータは通常のデー
タライト／リードと同様にアクセスされ、データコント
ロール信号１ΔによりＰＩＯカードのデータをコントロ
ールする。

このようなことから、拡張ケーブル３内の信号線のうち
、アドレスバス用の１６本の信号線を省略し得るので、
拡張ケーブルのケーブル本数を大幅に減少することがで
きる。

以上実施例では、メモリに格納されたブロクラムに従っ
て、拡張ユニットをアクレスしたが、ユニット本体１と
拡張ユニット２とのＰＩＯカードのアクセス方式か異な
り、ラフ１〜ウエア的な統一性がとれない、場合には、
コントロールカードの変調処理部をハードウェアで構成
すると良い。

第５図（Ａ）は、拡張ユニツ１−へのリード信号（ＲＤ
）とライト信号（ＷＴ）との生成部を示しており、同図
（［３）は同図（Ａ）の各部分の動作信号波形を示す。

この生成部では、拡張ユニットセレク１−信号（ＳＥＬ
ＥＣＴ）によりカウンタ５１が動作し、マイクロプロセ
ッサの指令がＲ，ＥΔＤかＷＲＩＴＥににつで第４図（
Ａ）、（Ｂ）に示したような波形をつくる。

なお、第５図（Ａ）において、ＰＵＬＳｌはアドレスラ
ッチコントロール信号３８に、ＰＵＬＳ２はアドレスラ
ッチコントロール信号３９に、ＰＵ　Ｌ　２３はデータ
コントロール信号に相当する。

第６図（△）は拡張ユニットへのデータ信号生成部を示
しており、同図（［３）は同図（Ａ＞の各部の動作信号
波形成を示す。

この生成部では、第５図（Ａ）に示したタイミング波形
ＰＵＬｓ１．ＰＩＪＬＳ２．ＰＵＬＳ３によってアドレ
スグー１〜並びにデータゲートを聞く。

従って、第５図（Ａ＞及び第６図（Ａ）に示す各回路を
ユニット本体１に搭載しておけば、高速でアクセス方式
の統一がとれた形で本発明を実現できる。

［発明の効果］以１．説明したように本発明によれば、拡張ケーブルに
Ｊ３けるアドレスバスを省略するこができるのＣ１拡張
ケーブルのケーブル本数を著しく削減することができる
。

【図面の簡単な説明】

第１図は本発明が適用されたシステム構成の概要を示す
図、第２図は本発明一実施例のコン１〜ロールカードの
構成を示すブロック図、第３図は本発明一実施例の拡張
アダプタの構成を示１ブロック図、第４図は本発明一実
施例を適用した際の拡張ケーブルに於ける各信号波形の
タイミングヂト−ト、第５図及び第６図は本発明一実施
例のバード構成を示すそれぞれ回路図である。１・・・ユニット本体２・・・拡張ユ平ット３・・・拡張１ニツ１〜４・・・電源５・・・コン１−［１−ルカード６・・・拡張アダプタ７・・・ＰＩＯカ一ド＜−一一巴−−

Claims

【特許請求の範囲】

（１）マイクロプロセッサを内蔵したコントコールカー
ドに、各種のＰＩＯカードを接続することによって、一
定のデータ処理やプロセス制御を実現するようにしてな
るユニット本体と、前記ユニット本体での一定のデータ処理やプロセス制御
をＰＩＯカードが増加された状態で実現するため、少な
くともその増加分を確保するＰＩＯカード並びにこの増
加分のＰＩＯカードを前記ユニット本体のコントロール
カードに接続する拡張アダプタを備えた拡張ユニットと
を、共通のバスラインに接続して並列データ転送を行なう構
成であって、前記コントロールカードには、入力更新又は出力更新時
にアドレスデータを１回又は複数回に分割して拡張デー
タバスに送出する変調処理部を設け、前記拡張アダプタには、入力更新又は出力更新時に前記
拡張データバスからアドレスデータを抽出する復調処理
部とを設けて、前記共通のバスラインにおける入出力データ並びにアド
レスデータの転送を拡張データバスのみで行なえるよう
にしたことを特徴とする拡張ユニットアクセス方式。
（２）前記変調処理部をハードウェアで構成したことを
特徴とする特許請求の範囲第１項記載の拡張ユニットア
クセス方式。