JPS6222446A - オ−ミツク電極の形成方法 - Google Patents
オ−ミツク電極の形成方法Info
- Publication number
- JPS6222446A JPS6222446A JP16225085A JP16225085A JPS6222446A JP S6222446 A JPS6222446 A JP S6222446A JP 16225085 A JP16225085 A JP 16225085A JP 16225085 A JP16225085 A JP 16225085A JP S6222446 A JPS6222446 A JP S6222446A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- contact
- semiconductor substrate
- approximately
- alloy layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
主ｌ上夏租且分立
この発明は、オーミック電極の形成方法に係り、特にパ
フケージングする際に半導体素子に高温熱が加わって、
半導体基板とコンタクト用メタルとの合金層が、配線用
メタル側へ異常進行して当該配線用メタルから突き出る
のを防止するオーミック電極の形成方法に関する。
フケージングする際に半導体素子に高温熱が加わって、
半導体基板とコンタクト用メタルとの合金層が、配線用
メタル側へ異常進行して当該配線用メタルから突き出る
のを防止するオーミック電極の形成方法に関する。
止」Ｉｌ克逝
良好なオーミック電極を形成するには、一般にさまざま
なメタルが組合わされて用いられる。
なメタルが組合わされて用いられる。
例えばＤＨＤ型（ガラスシール型）ダイオードに組み込
む半導体素子の裏側電極を形成する場合を第３図を参照
して説明する。同図において、１はＮ型のシリコンから
なる半導体基板、２はＰ壁領域、３はシリコン酸化膜で
ある。
む半導体素子の裏側電極を形成する場合を第３図を参照
して説明する。同図において、１はＮ型のシリコンから
なる半導体基板、２はＰ壁領域、３はシリコン酸化膜で
ある。
■ まず、砒素やアンチモン等のＮ型不純物を含ませた
金を半導体基板１のデバイス形成面の背面に蒸着し、コ
ンタクト用メタル４を形成する（第３図（ａ）参照）。
金を半導体基板１のデバイス形成面の背面に蒸着し、コ
ンタクト用メタル４を形成する（第３図（ａ）参照）。
■ 次いで、コンタクト用メタル４の表面に銀等を蒸着
し、配線用メタル５を形成する（第３図（ｂ）参照）。
し、配線用メタル５を形成する（第３図（ｂ）参照）。
■ この後、半導体基板１を約３５０〜５００℃で熱処
理することにより、半導体基板１とコンタクト用メタル
４とが共融してなる合金層６が形成される（第３図（Ｃ
）参、照）。
理することにより、半導体基板１とコンタクト用メタル
４とが共融してなる合金層６が形成される（第３図（Ｃ
）参、照）。
Ｂ ＜ ゛ しよ゛と い 占
このようにオーミック電極が形成された半導体素子は、
主にＤＨＤ型ダイオードとして製品化されるが、その封
止時には、半導体素子に約６００〜７５０℃が加わるこ
とに起因して、第４図に示すように前記合金層６が配線
用メタル５側へ異常進行する。この合金層６の異常進行
は、最悪の場合あたかも火山が噴火するように配線用メ
タル５を突き出て、異常合金層６ａを形成することがあ
る。しかも前記封止時の雰囲気中には酸素が微量ながら
含まれていることに起因して、前記異常合金層６ａの表
面が熱酸化膜で覆われてしまう。その結果、ＤＨＤ型ダ
イオードを組み上げた状態において、第５図に示すよう
に半導体素子が浮き上がったようになってデュメフト線
７との接触面積が大幅に減少すると共に、異常合金層６
ａの熱酸化膜が原因となりデュメット線７と電気的に接
触しなくなるという問題を生じる。このことに基づいて
、従来では、動作しない製品が製造されることがあり、
信頼性および歩留りの低下を招来していた。第５図に、
おいて、７は銅からなるデエメット線、８は鉛ガラス、
９はＰ型頭域２の表面に形成されたバンプメッキ電極で
ある。
主にＤＨＤ型ダイオードとして製品化されるが、その封
止時には、半導体素子に約６００〜７５０℃が加わるこ
とに起因して、第４図に示すように前記合金層６が配線
用メタル５側へ異常進行する。この合金層６の異常進行
は、最悪の場合あたかも火山が噴火するように配線用メ
タル５を突き出て、異常合金層６ａを形成することがあ
る。しかも前記封止時の雰囲気中には酸素が微量ながら
含まれていることに起因して、前記異常合金層６ａの表
面が熱酸化膜で覆われてしまう。その結果、ＤＨＤ型ダ
イオードを組み上げた状態において、第５図に示すよう
に半導体素子が浮き上がったようになってデュメフト線
７との接触面積が大幅に減少すると共に、異常合金層６
ａの熱酸化膜が原因となりデュメット線７と電気的に接
触しなくなるという問題を生じる。このことに基づいて
、従来では、動作しない製品が製造されることがあり、
信頼性および歩留りの低下を招来していた。第５図に、
おいて、７は銅からなるデエメット線、８は鉛ガラス、
９はＰ型頭域２の表面に形成されたバンプメッキ電極で
ある。
この発明は上記問題点に着目して創案されたもので、保
護容器等に半導体素子を気密封止する際の高温熱により
、コンタクト用メタルと半導体基板との合金層が配線用
メタル側へ異常進行するのを防止するオーミック電極の
形成方法を提供することを目的としている。
護容器等に半導体素子を気密封止する際の高温熱により
、コンタクト用メタルと半導体基板との合金層が配線用
メタル側へ異常進行するのを防止するオーミック電極の
形成方法を提供することを目的としている。
。 占 ゛ る の
上記目的を達成するため、この発明は、コンタクト用メ
タルの表面に高融点金属からなるストッパ用メタルを形
成し、その後、半導体基、板に対してコンタクト用メタ
ルをオーミック接触させるための熱処理を行うようにし
た。
タルの表面に高融点金属からなるストッパ用メタルを形
成し、その後、半導体基、板に対してコンタクト用メタ
ルをオーミック接触させるための熱処理を行うようにし
た。
皿
オーミック電極形成後の組立工程において高温熱を受け
たとき、前記熱処理により形成されるコンタクト用メタ
ルと半導体基板との合金層が、配線用メタル側へ異常進
行するのをストッパ用メタルが阻止するようになる。
たとき、前記熱処理により形成されるコンタクト用メタ
ルと半導体基板との合金層が、配線用メタル側へ異常進
行するのをストッパ用メタルが阻止するようになる。
遺」１何
第１図はこの発明の一実施例を示す工程説明図であり、
同図を参照して以下説明する。なお、同図には、ダイオ
ードのデバイスを有するＮ型のシリコンからなる半導体
基板にオーミック電極を形成する場合を示している。
同図を参照して以下説明する。なお、同図には、ダイオ
ードのデバイスを有するＮ型のシリコンからなる半導体
基板にオーミック電極を形成する場合を示している。
■ Ｐ型頭域１１が表面側内部に形成された半導体基板
１０の裏面即ちデバイス形成面の背面に、砒素やアンチ
モン等のＮ型不純物を０．３％程度含ませた金を抵抗加
熱法等で蒸着し、５００〜２５００人程度のコンタ程度
用メタル２０を形成する（第１図（ａｌ参照）。
１０の裏面即ちデバイス形成面の背面に、砒素やアンチ
モン等のＮ型不純物を０．３％程度含ませた金を抵抗加
熱法等で蒸着し、５００〜２５００人程度のコンタ程度
用メタル２０を形成する（第１図（ａｌ参照）。
■ 前記コンタクト用メタル２０の表面に、高融点金属
例えばチタン、モリブデン、バナジウム、タングステン
、クローム等のいずれかを抵抗加熱法等で蒸着し、１０
００〜２０００人程度のストッパ程度タル２１を形成す
る（第１図（ｂ）参照）。
例えばチタン、モリブデン、バナジウム、タングステン
、クローム等のいずれかを抵抗加熱法等で蒸着し、１０
００〜２０００人程度のストッパ程度タル２１を形成す
る（第１図（ｂ）参照）。
■ さらに銀等を抵抗加熱法でもって蒸着し、前記スト
ッパ用メタル２１の表面に１〜３μｍ程度の配線用メタ
ル２２を形成する（第１図（Ｃ１参照）。
ッパ用メタル２１の表面に１〜３μｍ程度の配線用メタ
ル２２を形成する（第１図（Ｃ１参照）。
■ 次に、約３５０〜５００℃の温度で約１０〜３０分
間上記半導体基板１０を加熱することにより、コンタク
ト用メタル２０と半導体基板１０との合金層２３が形成
される（第１図（ｄ）参照）。
間上記半導体基板１０を加熱することにより、コンタク
ト用メタル２０と半導体基板１０との合金層２３が形成
される（第１図（ｄ）参照）。
しかして、上記のようにオーミック電極が形成された半
導体素子は適宜な保護容器にパッケージして製品化され
る。具体例としてＤＨＤ型ダイオードとして製品化する
場合は、その封止時に前記■の工程の温度よりさらに高
い温度が半導体素子に加わるようになり、合金層２３が
配線用メタル２２側へ異常進行しようとするが、上記の
ようにストッパ用メタル２１を介在させているため、前
記配線用メタル２２への異常進行が阻止される。
導体素子は適宜な保護容器にパッケージして製品化され
る。具体例としてＤＨＤ型ダイオードとして製品化する
場合は、その封止時に前記■の工程の温度よりさらに高
い温度が半導体素子に加わるようになり、合金層２３が
配線用メタル２２側へ異常進行しようとするが、上記の
ようにストッパ用メタル２１を介在させているため、前
記配線用メタル２２への異常進行が阻止される。
なお、上記実施例に加え、上記コンタクト用メタルＩＯ
と同様の高融点金属からなる密着用メタル２４を半導体
基板１０とコンタクト用メタル２０との間に３００〜６
００人程度形成す程度（第２図（ａ）参照）、上記合金
層２３が、半導体基板１０と密着用メタル２４とコンタ
クト用メタル２０とが共融した合金層２３ａとなる（第
２図（ｂｌ参照）。このようにした場合、半導体基板１
０との密着強度が上記実施例より一層高められると共に
、半導体基板１０とコンタクト用メタル２０との密着性
も一層高められるという効果が得られる。
と同様の高融点金属からなる密着用メタル２４を半導体
基板１０とコンタクト用メタル２０との間に３００〜６
００人程度形成す程度（第２図（ａ）参照）、上記合金
層２３が、半導体基板１０と密着用メタル２４とコンタ
クト用メタル２０とが共融した合金層２３ａとなる（第
２図（ｂｌ参照）。このようにした場合、半導体基板１
０との密着強度が上記実施例より一層高められると共に
、半導体基板１０とコンタクト用メタル２０との密着性
も一層高められるという効果が得られる。
また、この発明は、上記実施例に限定されず、例えばス
トッパ用メタル２１と配線用メタル２２との間にニッケ
ルを介在させることも可能である。このようにニッケル
を用いる場合、いわゆるソフトソルダーで組むトランジ
スタ等の半導体素子に対して特に有効である。
トッパ用メタル２１と配線用メタル２２との間にニッケ
ルを介在させることも可能である。このようにニッケル
を用いる場合、いわゆるソフトソルダーで組むトランジ
スタ等の半導体素子に対して特に有効である。
発肌匹班果
以上説明したように、この発明により形成されたオーミ
ック電極を備えた半導体素子を保護容器等に封止させて
製品化する場合には、その封止時に前記半導体素子が高
温熱を受けても、半導体基板とコンタクト用メタルとの
合金層の配線用メタル側への異常進行をストッパ用メタ
ルで阻止できる。従って、この発明によれば、配線用メ
タル側へ異常合金層が突き出るといった問題を無くする
ことができるので、当然、前記異常合金層が原因となる
動作不良を引き起こす製品が製造されないようになる。
ック電極を備えた半導体素子を保護容器等に封止させて
製品化する場合には、その封止時に前記半導体素子が高
温熱を受けても、半導体基板とコンタクト用メタルとの
合金層の配線用メタル側への異常進行をストッパ用メタ
ルで阻止できる。従って、この発明によれば、配線用メ
タル側へ異常合金層が突き出るといった問題を無くする
ことができるので、当然、前記異常合金層が原因となる
動作不良を引き起こす製品が製造されないようになる。
結果的に信頼性および歩留りが向上でき、優れた製品を
提供することができるという効果を奏する。
提供することができるという効果を奏する。
第１図はこの発明の一実施例を示す工程説明図、第２図
は別の実施例を示す工程説明図、第３図は従来のオーミ
ック電極の形成方法を示す工程説明図、第４図は従来方
法による半導体素子を示す断面説明図、第５図は第４図
に示した半導体素子を組み込んだＤＨＤ型ダイオードを
示す断面説明図である。 １０・・・半導体基板 ２０・・・コンタクト用メタル ２１・・・ストッパ用メタル ２２・・・配線用メタル ２３．２３ａ・・・合金層。 特許出願人 ローム株式会社
ｌ□代理人 弁理士 大 西 孝 治 第１図 メタル 第２図 第３図 第４ｒｊＪ 第５図
は別の実施例を示す工程説明図、第３図は従来のオーミ
ック電極の形成方法を示す工程説明図、第４図は従来方
法による半導体素子を示す断面説明図、第５図は第４図
に示した半導体素子を組み込んだＤＨＤ型ダイオードを
示す断面説明図である。 １０・・・半導体基板 ２０・・・コンタクト用メタル ２１・・・ストッパ用メタル ２２・・・配線用メタル ２３．２３ａ・・・合金層。 特許出願人 ローム株式会社
ｌ□代理人 弁理士 大 西 孝 治 第１図 メタル 第２図 第３図 第４ｒｊＪ 第５図
Claims (1)
- （１）半導体基板のデバイス形成面の背面にコンタクト
用メタルを形成し、次いで、前記コンタクト用メタルの
表面に高融点金属からなるストッパ用メタルを形成し、
この後、熱処理することにより、前記半導体基板とコン
タクト用メタルとをその接触部分で共融させて合金層を
形成することを特徴とするオーミック電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16225085A JPS6222446A (ja) | 1985-07-22 | 1985-07-22 | オ−ミツク電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16225085A JPS6222446A (ja) | 1985-07-22 | 1985-07-22 | オ−ミツク電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6222446A true JPS6222446A (ja) | 1987-01-30 |
Family
ID=15750851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16225085A Pending JPS6222446A (ja) | 1985-07-22 | 1985-07-22 | オ−ミツク電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6222446A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01160025A (ja) * | 1987-12-16 | 1989-06-22 | Mitsubishi Electric Corp | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617031A (en) * | 1979-07-20 | 1981-02-18 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5618463A (en) * | 1979-07-23 | 1981-02-21 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5763837A (en) * | 1980-10-07 | 1982-04-17 | Toshiba Corp | Semiconductor device |
| JPS60110127A (ja) * | 1983-11-18 | 1985-06-15 | Sony Corp | 積層金属電極を有する半導体装置 |
-
1985
- 1985-07-22 JP JP16225085A patent/JPS6222446A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617031A (en) * | 1979-07-20 | 1981-02-18 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5618463A (en) * | 1979-07-23 | 1981-02-21 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5763837A (en) * | 1980-10-07 | 1982-04-17 | Toshiba Corp | Semiconductor device |
| JPS60110127A (ja) * | 1983-11-18 | 1985-06-15 | Sony Corp | 積層金属電極を有する半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01160025A (ja) * | 1987-12-16 | 1989-06-22 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4023725A (en) | Semiconductor device manufacture | |
| US3323956A (en) | Method of manufacturing semiconductor devices | |
| US3228104A (en) | Method of attaching an electric connection to a semiconductor device | |
| US4635091A (en) | Semiconductor device having overload protection | |
| GB2138633A (en) | Bonding semiconductor chips to a lead frame | |
| JPH06252091A (ja) | 半導体装置およびその製造方法 | |
| JPS6222446A (ja) | オ−ミツク電極の形成方法 | |
| US3166449A (en) | Method of manufacturing semiconductor devices | |
| JPS61220344A (ja) | 半導体装置の製造方法 | |
| US3188535A (en) | Semi-conductor electrode system having at least one aluminium-containing electrode | |
| JP2529397B2 (ja) | チップ部品載置用電極 | |
| JPH0715906B2 (ja) | 半導体回路素子の接触装置 | |
| JPS61181136A (ja) | ダイボンデイング方法 | |
| JPS6352461B2 (ja) | ||
| US3115694A (en) | Method of producing a silicon semiconductor device | |
| JPH04280434A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0864799A (ja) | 半導体チップおよびそれを用いた半導体装置の製造方法 | |
| JPH0637301A (ja) | 半導体装置及びその製造方法 | |
| JPS62196858A (ja) | 半導体装置 | |
| JPS61121435A (ja) | 半導体装置の製造方法 | |
| JP2599433B2 (ja) | オーミック電極の形成方法 | |
| JPS6153853B2 (ja) | ||
| JPS6010674A (ja) | 半導体素子の製造方法 | |
| JPH0777241B2 (ja) | 半導体用窓付パツケ−ジの製造方法 | |
| JPS6217379B2 (ja) |