JPH01160025A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01160025A
JPH01160025A JP62319571A JP31957187A JPH01160025A JP H01160025 A JPH01160025 A JP H01160025A JP 62319571 A JP62319571 A JP 62319571A JP 31957187 A JP31957187 A JP 31957187A JP H01160025 A JPH01160025 A JP H01160025A
Authority
JP
Japan
Prior art keywords
alloy
metal layer
semiconductor element
gold
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62319571A
Other languages
English (en)
Other versions
JPH0793327B2 (ja
Inventor
Shusuke Nishihara
西原 秀典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62319571A priority Critical patent/JPH0793327B2/ja
Publication of JPH01160025A publication Critical patent/JPH01160025A/ja
Publication of JPH0793327B2 publication Critical patent/JPH0793327B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置に関し、特に半導体素子のマウン
ト部の構造を改良した半導体装置に関するものである。
[従来の技術] 第2図は例えば、特開昭61−29142号公報に示さ
れた従来の半導体装置を示す断面図であり、図において
、■はシリコン半導体素子2がマウントされるマウント
部、3は後述する金ワイヤ9がボンディングされるリー
ド部であり、一部には銀層4が被覆されている。5は半
導体素子2の上面に蒸着されたペース、エミッタなどの
アルミニウム電極、6は銅、バナジウム、アルミニウム
、チタニウム、クロム、モリブデン、クロム合金から選
ばれる1種または2種以上の金属からなる金属層、7は
ニッケルもしくはコバールなどのニッケル合金からなる
第2金属層、8はゲルマニウムを5〜20%含む金及び
ゲルマニウムを主成分とし、ろう材の構成材となる第3
金属層、9は半導体素子2のアルミニウム電極5に接地
される金ワイヤで、他端はリード部3にポストポンディ
ングされている。なお、半導体素子2はアイランド部l
の上面に第3金属層8、第2金属層7、第1金属層6を
介してマウントされている。
従来の装置は上記のように構成されており、第1及び第
2金属層6.7は、マウント時の熱処理に際し、半導体
素子2を構成するシリコンと第3金属層8とが反応する
のを阻止するものであり、半導体素子2とアイランド部
lの接合部に硬くて脆く、かつ熱抵抗の劣るAu−Cu
−3iの金属間化合物が形成されるのを防止する役目を
有する。特に、第1金属層6はバリア効果の他に半導体
素子2と第2金属層7とを良好に接着する機能を有する
。また、第2金属層7は、バリア効果の他に第1金属層
6と第3金属層8とを良好に接着する機能があり、半導
体素子2に対して、ろう材を一体的に接着できる。
[発明が解決しようとする問題点] 従来の半導体装置は以上のように構成されているので、
半導体素子裏面より電極を取り出す半導体装置(例えば
小信号トランジスタ)のうち裏面の不純物濃度が低い素
子では、半導体素子と第1金属層とのオーミックコンタ
クト性が良好でないという問題点があった。
この発明は、」1記のような問題点を解消するためにな
されたもので、いかなる素子においても、良好なオーミ
ックコンタクト性が良好となる半導体装置を得ることを
目的としている。
[問題点を解決するための手段」 この発明に係る半導体装置は、半導体素子におけるマウ
ント面側にガリウムまたはアンモチンを0.01wt%
〜30wt%含む金合金からなる第1金属層と、ニッケ
ル・ニッケル合金・銀から選ばれる1種または2種以上
の金属からなる第2合金属と、ゲルマニウムを5〜20
%含む金及びゲルマニウムを主成分とする合金層からな
る第3金属層とを順次積層した三層構造のろう材を用い
、銅もしくは銅合金の単体からなる基材に」1記半導体
素子をマウントしたものである。
[作用] この発明において、第1金属層の金に含まれるガリウム
(Ga)またはアンチモン(sb)は、半導体素子裏面
のオーミックコンタクト性を良好にするよう機能する。
[発明の実施例コ 次に本発明の一実施例を図について説明する。
第1図は本発明の半導体装置のマウント後の状態の断面
図であり、図において、IOは、例えばNPNバイポー
ラトランジスタ型半導体素子2のコレクタ側、すなわち
マウント面に不純物、例えばアンチモン(sb)を0.
04w+、%含む約2000人の厚さの金被膜を構成す
る第1金属層、(II)は厚さ約3000人のニッケル
層からなる第2金属層、(12)はゲルマニウム12w
t%の厚さ約12μmの金とゲルマニウム合金層からな
る第3金属層である。なお、半導体素子2は第1金属層
lO1第2金属層11、第3金属層12の順で積層し、
銅主体からなるリードフレームのアイランド部1に加熱
押圧によってマウントされている。
上記のように構成されたものにおいては、まず、銅製薄
片板をプレス加工して銅主体からなるリードフレームを
作製する。つづいて複数個のNPNバイポーラトランジ
スタが形成されたシリコン基板のマウント面に厚さ約2
000人の金・アンチモン(Sb0.04wt%)合金
層からなる第1金属層(lO)厚さ約3000人のニッ
ケル層からなる第2金属層(11)、1.2μmの金、
ゲルマニウム(Ge12wt%)合金層からなる第3金
属層(12)を順次、真空蒸着法によって積層して、シ
リコン基板をその上面(マウント面と反対側の面)より
スクライブして割断し、第1図に示す半導体素子2を作
製する。この後前述のリードフレームのアイランド部l
にマウントし、従来と同様に金ワイヤをボンディングし
、更に樹脂封止を施して半導体装置を造る。
このように製造した半導体装置は、組立て直後において
も、また、2気圧 150℃500時間の苛酷なテスト
を実施したあとでも十分良好な電気特性を保持した。
なお、この発明は上記実施例に限定されない。
例えば第1金属層の主たる働きは、半導体素子のオーミ
ックコンタク性を良好にするためのものであるから、半
導体素子裏面がN型であればアンチモン(sb)、■〕
型であればガリウム(Ga) O,01wt%〜30W
シ%含んだ金被膜であればよい。また、それぞれの金属
層の厚さは半導体素子への応力歪を考慮して第1金属層
が1000〜3000人、第2金属層が1000〜10
000人第3金属層が0.5〜20μmとすることが望
ましいが、付着強度が部分高ければ、自由に選択してよ
い。なお、第3金属層中のゲルマニウムの酸化を防1ト
するため、この合金層上に更に金を500〜2000人
被覆してもよい。要は、第3金属層及びこの金被膜全体
で、ゲルマニウム濃度が5〜20wt%であればよい。
また更に第2金属層(11)はニッケル、ニッケル合金
、銀から選ばれる1種または2種以上の金属層であれば
よい。また、上、前金属層の積層方法も真空蒸着法に限
られている訳ではなく、組成変化がなく、膜厚を制御で
きる装置であればどの装置でもよい。
本発明における素r配設基材は、酸化されや−ぐいが、
還元されやすく清浄な面を表出し得る銅もしくは銅合金
の単体からなるものである。
[発明の効果] 以上のように、この発明による半導体装置は、第1金属
層にガリウム(Ga)またはアンチモン(sb)を含ん
だ金被膜を形成しているので、半導体素子裏面とのオー
ミックコンタクト性が良好て、電気的特性が向上する効
果がある。
【図面の簡単な説明】
第1図は本発明の一実施例である半導体素子のマウント
後の状態の断面図、第2図は従来の半導体装置を示す断
面図である。 図中、■はアイランド部、2は半導体素子、3はリート
部、4は銀被膜、5はAI主電極IOは第1金属層、1
1は第2金属層、12は第3金属層、9は金ワイヤ、1
0は金・アンチモン層、11はニッケル層、12は金・
ゲルマニウム合金層である。 なお、図中同一符号は同一または相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体素子におけるマウント面側に、ガリウムま
    たはアンチモンを0.01wt%〜30wt%含む金合
    金からなる第1金属層と、ニッケル・ニッケル合金・銀
    から選ばれる1種または2種以上の金属からなる第2金
    属層と、ゲルマニウムを5〜20wt%含む金及びゲル
    マニウムを主成分とする合金層からなる第3金属層とを
    順次積層した三層構造のろう材を用い、銅もしくは銅合
    金の単体からなる基材に上記半導体素子をマウントした
    ことを特徴とする半導体装置。
  2. (2)半導体素子上面の電極と基材とは金属製ワイヤで
    接続されていることを特徴とする特許請求の範囲第1項
    記載の半導体装置。
JP62319571A 1987-12-16 1987-12-16 半導体装置 Expired - Lifetime JPH0793327B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62319571A JPH0793327B2 (ja) 1987-12-16 1987-12-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62319571A JPH0793327B2 (ja) 1987-12-16 1987-12-16 半導体装置

Publications (2)

Publication Number Publication Date
JPH01160025A true JPH01160025A (ja) 1989-06-22
JPH0793327B2 JPH0793327B2 (ja) 1995-10-09

Family

ID=18111749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62319571A Expired - Lifetime JPH0793327B2 (ja) 1987-12-16 1987-12-16 半導体装置

Country Status (1)

Country Link
JP (1) JPH0793327B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182209A (ja) * 2008-01-31 2009-08-13 Nissan Motor Co Ltd 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51132968A (en) * 1975-05-14 1976-11-18 Nec Corp Semiconductor device
JPS53145570A (en) * 1977-05-25 1978-12-18 Mitsubishi Electric Corp Die bonding method of semiconductor device
JPS6222446A (ja) * 1985-07-22 1987-01-30 Rohm Co Ltd オ−ミツク電極の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51132968A (en) * 1975-05-14 1976-11-18 Nec Corp Semiconductor device
JPS53145570A (en) * 1977-05-25 1978-12-18 Mitsubishi Electric Corp Die bonding method of semiconductor device
JPS6222446A (ja) * 1985-07-22 1987-01-30 Rohm Co Ltd オ−ミツク電極の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182209A (ja) * 2008-01-31 2009-08-13 Nissan Motor Co Ltd 半導体装置

Also Published As

Publication number Publication date
JPH0793327B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
JP3271475B2 (ja) 電気素子の接合材料および接合方法
JP2983486B2 (ja) ろう材料層を有する半導体基体
US11842975B2 (en) Electronic device with multi-layer contact and system
JPH09307050A (ja) リードフレームとこれを用いた半導体装置
JPH034030Y2 (ja)
JPH01160025A (ja) 半導体装置
JPS62229848A (ja) 半導体装置
JPS6395661A (ja) 半導体素子電極
JPS5936425B2 (ja) 中間層を有するリ−ドフレ−ム構造
JPS592175B2 (ja) 半導体装置
CA1153128A (en) Electrical circuit assemblies
JPS6218060A (ja) 半導体装置
JPS60110127A (ja) 積層金属電極を有する半導体装置
JPS6232622B2 (ja)
JPS6129142B2 (ja)
JPH0671105B2 (ja) 磁電変換素子の製造方法
JPS5928070B2 (ja) 半導体変位変換器
JP2526534Y2 (ja) シヨツトキバリアダイオ−ド素子
JP2003068674A (ja) 半導体装置及びその製造方法
JPS6124820B2 (ja)
JPH0625004Y2 (ja) 集積回路
JPH09275176A (ja) 樹脂封止型半導体装置
JPS6057219B2 (ja) 半導体装置
JPH067575B2 (ja) 多層配線法
JPS61112361A (ja) 半導体装置