JPS62213309A - 電力増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ＢＴＬ（バランスド・トランスフォーマ−レ
ス）動作と２チヤンネルアンプとしての独立動作とを行
い得る電力増幅回路に関するもので、特にＩＣ（集積回
路）化に際し、外付部品の少い電力増幅回路を提供せん
とするものである。

（ロ）従来の技術 ２系統の増幅部の入力端子や出力端子の接続を変更する
ことにより、ＢＴＬ動作もしくは独立動作を行なわせる
ことが出来る電力増幅回路が知られている６例えば、特
公昭５４−２６１５０号公報に記載された此種電力増幅
回路は、第２図に示す如く、第１増幅部（１）と第２増
幅Ｎ（２）とを備えるものであるが、第１増幅部（１）
の出力端（Ａ）と、第２増幅部（２）の帰還コンデンサ
（３〉と帰還抵抗（４）との接続点（Ｂ）との間に抵抗
（５）を接続し、第１増幅部（１）の正入力端子に接続
された第１入力端子（６）に入力信号を印加し、第２増
幅部（２）の正入力端子に接続された第２入力端子（７
）を接地し、第１及び第２増幅部（１）及び（２）の出
力端子（８）及び（９）間に負荷を接続すれば、ＢＴＬ
動作を行なわせることが出来る。また、前記抵抗（５〉
を除去し、第１入力端子（６〉に第１人力信号を印加し
、第２入力端子（７）に第２人力信号を印加し、それぞ
れの出力端子（８）及び（９）に負荷を接続すれば、第
３図の電力増幅回路は、２チヤンネルアンプとしての独
立動作を行う。

（ハ）発明が解決しようとする問題点 しかしながら、第２図の電力増幅回路は、ＩＣ化した場
合、第１及び第２増幅部（１）及び（２）の負入力端子
に負帰還コンデンサ（１０）及び（４）を外付けしなけ
ればならず、外付部品数及びＩＣの外付ビン数が増大す
るという問題があった。

（ニ）問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、正及び負入
力端子と出力端子とをそれぞれ有し、前記出力端子から
前記負入力端子に負帰還が施こされた第１及び第２増幅
部と、出力端がそれぞれ抵抗を介して前記第１及び第２
増幅部の各入力端子に接続された高出力インピーダンス
のバイアス回路とを備える点を特徴とする。

（＊）作用 本発明に依れば、電力増幅回路にＢＴＬ動作を行なわせ
る場合は、第１増幅部の正入力端子に入力信号を印加し
、第２増幅部の正入力端子を接地し、第１及び第２増幅
部の出力端子間に負荷を接続すればよい。また、電力増
幅回路に独立動作を行なわせる場合は、バイアス回路の
出力端を交流的に接地し、第１及び第２増幅部の正入力
端子に°それぞれ入力信号を印加し、前記第１及び第２
増幅部の出力端子にそれぞれ負荷を接続すればよい、そ
の為、バイアス回路の出力端を交流的に接地するか否か
で、２つの動作を行なわせることが出来る。

（へ）実施例 第１図は、本発明の一実施例を示す回路図で、（１１）
は正入力端子が第１人力ピン（１２）に、出力端子が第
１出力ピン（１３）に接続された第１増幅部、（１４）
は正入力端子が第２人力ピン（１５）に、出力端子が第
２出力ピン（１６）に接続された第２増幅部、及び（■
）は出力端が共通バイアスピン（１８）に接続きれ、前
記第１及び第２増幅部（１１）及び（１４）にバイアス
電圧を供給するバイアス回路である。尚、前記第１及び
第２増幅部（１１）及び（１４）と前記バイアス回路（
■）とは、単一のＩＣ基板（１９）上に集積化されてい
る。

次に動作を説明する。第１図の電力増幅回路をＢＴＬ動
作させる場合は、第１人力ピン（１２）に入力信号を印
加し、第２人力ピン（１５）をコンデンサを介して接地
し、第１及び第２出力ピン（１３）及び（１６）間に負
荷を接続する。その場合、共通バイアスピン（１８）に
は何も接続しない為、点Ｐに得られるバイアス電圧は、
トランジスタ（２０）のフレフタ電流に基づく抵抗（２
１）とダイオード（２２）との電圧降下により決定され
、前記バイアス電圧が第１及び第２増幅部（１１）及び
（１４）の各入力端子に印加される。従って、第１人力
ピン（１２）に印加された入力信号は、第１増幅部（１
１）で増幅された後第１出力ビン（１３）から負荷の一
端に印加容れる。また、前記第１出力ピン（１３）に得
られる信号は、第１及び第２負帰還抵抗（２３）及び（
２４）と第４負帰還抵抗（２５）とを介して第２増幅部
（１４）の負入力端子に印加され、該第２増幅部（１４
）で増幅された後、第２出力ピン（１６）から負荷の他
端に印加きれる。その場合、第２増幅部（１４）の負入
力端子は仮想接地状態になるので、第１増幅部（１１）
の利得は第１負帰還抵抗（２３）の抵抗値と、第２及び
第４負帰還抵抗（２４）及び（２５）の和抵抗値との比
によって定まる。

また、第１増幅部（１１）の負入力端子には正入力端子
に印加される入力信号と等しい信号が発生するので、第
２増幅部（１４）の利得は第２及び第４負帰還抵抗（２
４）及び（２５）の和抵抗値と、第３負帰還抵抗値（２
６）の抵抗値との比によって定まる。そして、第１及び
第２増幅部（１１）及び（１４）の利得は、略等しくな
るので、負荷の両端には互いにレベルが等しく、位相が
１８０度ずれた信号が印加されることになり、ＢＴＬ動
作が達成される。尚、バイアス回路（１７）の抵抗（２
１）及び第２増幅部（１４）の正入力端子に接続された
抵抗（２７）の値は、第４負帰還抵抗（２５）の値に比
べ十分大である為、利得計算に際し無視し得る。

従って、第１図の電力増幅回路をＢＴＬ動作きせる場合
、外付部品としては第１及び第２人力ピン（１２）及び
（１５）にそれぞれ接続される入力結合コンデンサがあ
れば事足り、外付部品数の少いＢＴＬ動作の電力増幅回
路を提供出来る。

次に２チヤンネルアンプとしての独立動作に付、説明す
る。第１図の電力増幅回路を独立動作きせる場合は、第
１人力ピン（１２）に第１人力信号を印加し、第２人力
ピン（１５）に第２人力信号を印加し、第１出力ビン（
１３）に出力結合コンデンサを介して第１負荷を接続し
、第２出力ピン（１６）に出力結合コンデンサを介して
第２負荷を接続し、共通バイアスピン（１８）をコンデ
ンサを介して接地する。この様な構成にすると、共通バ
イアス点（Ｐ）が前記コンデンサにより交流的に接地さ
れる為、第１及び第２増幅部（１１）及び（１４）が互
いに独立となり、第１人力ビン（１２）に印加された入
力信号は第１増幅部（１１〉で増幅された後第１出力ビ
ン（１３）から第１負荷に供給され、第２人力ピン（１
５）に印加された入力信号は第２増幅部（１４）で増幅
された後第２出力ビン（１６）から第２負荷に供給きれ
る。

従って、２つの異る入力信号、例えば左右ステレオ信号
を独立に増幅して負荷に供給する電力増幅回路が得られ
る。その場合、第１人カ信号を供給する第１信号源は、
第１人力ビン（１２）と共通バイアスピン（１８）との
間に接続きれ、第２人力信号を供給する第２信号源は、
第２人力ピン（１５）と共通バイアスピン（１８）との
間に接続されるが、前記第１人力ビン（１２）、共通バ
イアスピン（１８）及び第２人力ピン（１５）の直流電
位は略等しいので、入力結合コンデンサを設ける必要が
無い。

共通バイアスピン（１８）に接続されるコンデンサは、
リップル除去用の機能も有する。すなわち、バイアス回
路（１７）のトランジスタ（２ｏ）のコレクタニハ、電
源リップルが発生するが、前記コンデンサは前記リップ
ルを平滑する役割を有する。その際、前記コンデンサに
より前記リップルを十分に除去出来なかったとしても第
１図の回路においては、共通バイアス点（Ｐ）がそれぞ
れ抵抗を介して第１増幅部（１１）の正及び負入力端子
に接読きれている為、前記第１増幅部（１１）の同相除
去能力により残りのリップルも十分に除去される。第２
増幅部（１４）に関しても同様である。従って、本発明
の如く、共通バイアス点を増幅部の内入力端子に共通接
続すれば、コンデンサの値が小であってもリップル除去
能力を十分に大とすることが出来る。

それ故、第１図の電力増幅回路を独立動作させる場合に
も、共通バイアス点（Ｐ）を低インピーダンス化する為
のコンデンサと２個の出力コンデンサとをＩＣに外付す
るだけで良く、ＢＴＬ動作の場合と同様、独立動作の場
合も外付部品の少い電力増幅回路が得られる。

（ト）発明の効果 以上述べた如く、本発明に依れば、第１及び第２増幅部
の各入力端子を抵抗を介して共通バイアス点に接続し、
該共通バイアス点に高出力インピーダンスのバイアス回
路の出力端を接続している為、前記共通バイアス点を交
流的に接地するか否かによりＢＴＬ動作と２チヤンネル
アンプとしての独立動作との切換を行うことが出来る。

従って、多用途のＩＣ化された電力増幅回路を提供する
ことが出来、切換の為の外付ピンを全く必要としないＩ
Ｃを提供出来る。また、本発明に依れば、ＢＴＬ動作の
場合にも独立動作の場合にも外付部品数の少いＩＣ化さ
れた電力増幅回路を提供出来る。更に、本発明に依れば
、第１及び第２増幅部を負帰還動作きせる為に、単一の
共通バイアスピンを共用させているので、外付ピン数の
少いＩＣ化された電力増幅回路を提供出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図及び第２図は
、従来の電力増幅回路を示す回路図である。 （１１）（１４＞・・・増幅部、　　（１２）（１５）
・・・入力ピン、（１３）（１６）・・・出力ピン、　
　（ν）・・・バイアス回路、（１８）・・・共通バイ
アスピン、（１９）・・・ＩＣ。 （２３）（２４）（２５）　（２６）・・・負帰還抵抗
。

Claims (1)

【特許請求の範囲】
1. （１）正及び負入力端子と出力端子とをそれぞれ有し、
   前記出力端子から前記負入力端子へ負帰還が施こされた
   第１及び第２増幅部と、出力端がそれぞれ抵抗を介して
   前記第１及び第２増幅部の各入力端子に接続された高出
   力インピーダンスのバイアス回路とから成り、ＢＴＬ動
   作を行なわせる場合は、第１増幅部の正入力端子に入力
   信号を印加するとともに第２増幅部の正入力端子を交流
   的に接地し、２チャンネルアンプとして独立動作させる
   場合は、第１及び第２増幅回路の正入力端子にそれぞれ
   入力信号を印加するとともに、バイアス回路の出力端を
   交流的に接地することを特徴とする電力増幅回路。