JPS6221328A - デイジタルパルス圧縮のための方法、および、該方法に用いられる装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、位相変調された受信信号の、ソフトな制限動
作をする、ディジタルパルス圧縮のための方法、および
この方法に用いる装置に関する。

本発明による方法および装置は、例えば、通信、レーダ
ー検出等に用いられる。

〔従来の技術、および発明が解決しようとする問題点〕

通信、レーダー探知、および他の応用において、受信し
た信号の２進数の周波数または位相のコードは、該２進
数のコードを２進数の参照コードと比較することにより
検出される。そのような比較は、該参照コードのビット
の列と復調された受信信号のビットの列との相関をとる
相関器を包含し得るパルス圧縮器において行われ得る。

該復調された受信信号は、位相同様振幅においても変化
するので、該受信信号の短時間の各セグメントの振幅を
も考慮に入れることにより、よりよい相関が得られる。

しかしながら、そのような相関を行うことのできる実時
間の高速相関器は、入手不可能であり、そのような振幅
依存相関を行うためのカスタム集積回路或いは同様のも
のを設計し、製作するコストは、禁止的なものとなると
考えられていた。参照コードと相関をとるときに、受信
信号の多数のセグメントの各々の位相同様振幅も考慮に
入れることのできる、一般に入手可能なく市販の）回路
部品および設計のみを用いるパルス圧縮器は、かなりの
価値を有するであろう。

〔問題点を解決するための手段〕

本発明においては、２進数の参照位相コードと、受信信
号の振幅と位相の両方との相関をとるための、既に入手
可能なハードウェアまたはハードウェア設計によって満
足させられ得る回路が提供される。復調されたアナログ
受信信号の一連のセグメントの各々（有限の時間の各々
）は、マルチ・ビットのデータ語に変換される。各々の
データ語は、該受信信号の振幅と位相の両方を定める。

データ語の列の中の、各々のデータ語の同じ位置、或い
は同じ重みを有する各々のビットは、１ビット相関器の
グループの中の、各々異る１ビット相関器に送達される
。各々の相関器は、特定の位置にあるビットの列と該参
照位相コードとの相関をとる。そのデータビットの位置
が、該受信信号の振幅を示すところの、該相関器の出力
は、ある整数を乗じられる。最も重みの小さいビットは
、１を乗じられ得、より高い重みを有するビットは、ビ
ットの左シフトによる如く、２のより高い累乗を乗じら
れる。該乗じられた出力は加算され、その和は、該デー
タと該参照コードがよ（整合したときの対応の程度を示
す。

１つの相関器は、該受信信号の位相を示すことができる
、各々のデータコードのＭ　Ｓ　Ｂ　（ｍｏｓ　ｔｓｉ
ｇｎｉｆｉｃａｎｔ　ｂｉｔ、最も重みの大きいビット
）を受けることができ、該ＭＳＢと該参照コードとの相
関をとる。この相関器の出力は、該ＭＳＢの重みを示す
桁数だけ左シフトされる。その結果は、ビットの（１の
）補数をとられ、そのまた結果は、他の相関器の該乗じ
られた出力に加算され得る。

選ばれた数表現（例えば２の補数または１の補数）に依
存する数を加えることによって、付加的な補正がなされ
る。

本発明の新規な特徴は、特に、特許請求の範囲において
規定されている。本発明は、添付図面を参照しての以下
の記述により、最もよく理解されるであろう。

〔実施例〕

第１図は、符号化された信号のバーストをアンテナ１６
から間隔をおいて送信するレーダーシステム１０を示す
。符号化された部分２２は、位相コード変調器１２の出
力によって符号化される様子を示す。第１図の特別な例
においては、該位相コード変調器１２の該出力は、７桁
の数列ｒ１１１００１０Ｊである。各々の「０」は、そ
の代わりに「−１」としても表わされ得る。該位相コー
ド変調器１２の該出力は、送信器１４へ、搬送波を位相
変調するために送達される。一方では、該搬送波は、ｌ
　Ｇ１１ｚのような高周波数を有するかも知れないが、
該変調器１２によって作られた出力（参照位相コード２
２）に沿った位相の変化は、１　ＭＨｚのくり返し率を
有することができ、７μｓｅｃの継続時間を有する参照
コード２２はｌ　ｍ５ｅｃ毎に一度くり返されることが
できる。送信器１４の出力は、（例えばデュプレソクサ
（図示せず）を通して）目標に向けられたアンテナ１６
へ送達される。短時間の後、ライン１８上の該アンテナ
１６によって受信される信号は、位相および振幅変調さ
れた、約Ｉ　ＧＨｚの信号であるだろう。

第１図に示した例では、２０で示された受信信号の変調
は完全ではないが非常に良好で、２２で示された参照位
相コードによって変調されたような送信信号に整合する
。受信信号２０は、復調器と直角位相検出器を有する受
信器２４を通る。ライン２６上の該受信器２４からの出
力は、２８で示される、復調され、直角位相検出された
受信信号である。この信号は、アナログ・トウ　・ディ
ジタル変換器、３０を通る。このアナログ・トウ　・デ
ィジタル変換器３０の出力ライン３２は、該復調された
受信信号２８を表現するデータ語を含む。

この例では、送信される、そして受信された信号は、各
々が位相と振幅を有する、（各々が約１μｓｅｃの時間
を有する）７つのセグメントに分けられる。該変換器３
０の出力は、３４で示される７つのデータ語の列であっ
て、各々の語は、２の補数演算で特定の時間またはセグ
メントの間の信号の位相と振幅を定めており、各々が受
信信号２０の１つのセグメントの特性を定める７つの語
となっている。該変換器３０からの出力は、クラッタ等
をろ過するためのフィルタ（図示せず）を通って、ディ
ジタルパルス圧縮器３６へ送信される。

該ディジタルパルス圧縮器３６は、２２で示される２進
参照位相コードである、位相コード変調器１２の出力を
受信する。該圧縮器３６は、該参照コード２２の各ビッ
トと、該データ語の列３４の各語との相関の程度を決定
するために、該参照コード２２を、マルチ・ビット・デ
ータ語の列３４と比較する。該圧縮器３６の出力は、例
えば、包路線検波器（しきい値検出回路、トラッキング
装置、ディスプレイ、或いは他の回路を含む、複数の他
の処理装置３８へ送信される。ライン３９上の該圧縮器
の出力は、各受信信号について、該受信信号２０の、参
照コード２２との相関の程度を表わす、ディジタル数で
ある。

受信信号２０を復調された信号２８と比較すると、該復
調された信号２８の振幅（ゼロライン４０からの上下の
高さ）が、該受信信号２０の対応するセグメントの振幅
に依存することがわかる。

該セグメントは、４１〜４７と番号付けられている。

最後から２番目のセグメント４６は、全てのセグメント
の中で最も小さい振幅を有し、一方セグメン）　４４　
、４５　、４７は、最も大きい振幅を有する。受信信号
２０の位相は、１８０°位相の変化を受ける４８の点ま
では一定である。従って、セグメント４４および４５は
、搬送波の先行する部分から１８０°の位相差を有する
状態にあり、復調された信号２８において負の値を有す
るように示されている。受信信号２０の６番目のセグメ
ント４６の開始時に、もう１つの１８０°の位相変化が
あるので、復調された信号２８におけるセグメント４６
は、正として示されている。

アナログ・トウ　・ディジタル変換器３０の出力からの
データコード語３４は、この例では３ビ・ノド語で、そ
の結果、８つの異ったレベルを表現することができる。

各レベルが正または負になり得る位相を有する、８つの
異ったレベルを表現するために、本出願人は、３つの異
った正の振幅、４つの異った負の振幅そしてＯ振幅を割
り当てるための２の補数演算を用いた。１の補数演算を
用いることもできるが、１の補数演算は、０について対
称ではあるが７つのレベルしか定義しない。下記の表は
、８つの可能な３ビット語の各々に相当するものと、２
の補数および１の補数演算の１０進数表示に相当するも
のを示す。

殆どの従来技術のシステムで用いられているハードな制
限動作をするディジタルパルス圧縮器では、受信信号２
０の位相のみが、参照位相コードと比較され、こうして
、それぞれ１ビット語である語の列が比較される。この
場合、市販の比較器が、ディジタルパルス圧縮器３６と
して用いられる。しかし、受信またはデータ信号２０の
位相同様に振幅も、参照コード２２と比較されることに
なる、本出願人のソフトな制限動作をするシステムにお
いては、本発明以前には、このようなディジタルパルス
圧縮を行うには、特別なカスタム集積回路が、設計され
、製作されねばならないと考えられていた０本出願人は
、ソフトな制＠動作をするディジタルパルス圧縮を達成
するために従来技術の１ビット相関器と他の市販の部品
を用いることができ、或いは、既知の１ビット相関器の
設計を、１チツプのパルス圧縮器の集積回路の一部であ
り得る、ｌチップ・マルチ・ビット相関器のために用い
ることができる。

第２図は、マルチ・ビット・データ語の列の各々と２進
の参照位相コードの数の列との相関をとることができる
、ソフトな制限動作をするディジタルパルス圧縮器３６
を示す。この例は、２の補数演算を用いている。３ビッ
トを有するデータ語の相関をとるために、本出願人は、
３つの相関器５０　、５２　、および５４を用いる。そ
れぞれの相関器は、各データ語の１ビットを受けるデー
タビット入力５６、および参照コード２２のビットを受
ける、参照コード入力５８の２つの入力を有し、この例
では、各々７つのそのようなビットが存在する。

第１の相関器５０は、そのデータビット人力５６におい
て、７つのデータ語３４の７つのＬＳＢ（ｌｅａｓｔ　
５１ｇｎ１ｆｉｃａｎｔ　ｂｉｔｓ　、、最も重みの小
さいビット）６０を受ける。また、相関器５０は、その
参照コード入力において、参照コード２２の７つのビッ
トを受ける。第２の相関器５２は、そのデータ・ビット
入力５６でＬＳＢの次の（次に重みの小さい）ビットの
列６２を受け、その参照コード入力５８で参照コード２
２を受ける。第３の相関器５４は、そのデータビット入
力５６でＭＳＢ（ｍｏｓｔ　５１ｇｎ１　ｆｉｃａｎｔ
　ｂｉｔｓ　％最も重みの大きいビット）６６を受け、
その参照コード人力５８で参照コード２２を受ける。最
初の２つの相関器５０゜５２は、振幅を表現するビット
を受けるので、振幅相関器と考えられ得、一方、相関器
５４は、位相相関器と考えられる。

各々の相関器は、その出カフ０　、７２および７４から
（データビットと参照コードの）一致の数を示す数Ｓ＜
ＩＴｓ＋またはｓ２を生成する。相関器５２においては
、該ＬＳＢの次のビットの列６２と該参照コード２２と
の間の一致は、完全な一致であるので、その出力は、最
大値、７である。相関器５０では、１セツトのビット以
外は全て一致するので、その出力は、該最大値より１少
なく、６である。相関器５４では、一致するものがなく
、その結果、ライン７４の出力は、０である。これらの
出力は、（位相を示す相関器５４の出力の処理の後、）
加算されるので、各相関器の出力は、その重みや位置に
対応する桁数を乗じられる。

ＬＳＢ相関器５０の出カフ０は、１を乗じられ、その出
力が加算器８０に加えられ得る。ライン７０の出力は、
１０進数の形で６であって、最も一般的な２進コードで
は、ｒｏｏｏｌｌｏＪである。第２の相関器５２の出力
は、変換手段または回路８２によって２を乗じられる。

実際には、シフトは相関器５２の６つの出力の各々を次
のより高い位置へ接続すればよいので、「回路」８２に
は、ハードウェアは要求されない。相関器５２の出力は
、２進数の形なので、乗算は、全てのビットのレベルを
左”へ１つシフトし、最も右のビットを０とおくことに
より達成される。

こうして、該相関器５２のｌＯ進数出力、「７」は、２
を乗じられて、１０進ベースで「１４」に等しく、２進
ベースでｒｏｏｌｌｌｏＪに等しくなる。最後の相関器
５４の出力は、全ての桁の位置を左へ２スペース、シフ
トすることにより出力に４を乗する「回路」８４を含む
変換手段８５へ送達される。該相関器５４の出力はＯな
ので、「回路」８４の出力はＯである。この例における
アナログ・トウ　・ディジタル変換器３０は、２の補数
演算を用いるので、該変換手段８５もまた、ビット補数
回路８６を含む。ＭＳＢ（最も重みの大きいビット）乗
算器８４の出力は、回路８４の出力の補数を作る、（単
なるインバータの集まりである、）該ビット補数回路８
６を通る。該回路８６の出力は、加算器８０に送達され
る。更に補正回路８７からの補正項Ｚが該加算器に加え
られるが、（２の補数演算を用いる）この例では、Ｚは
、該参照コード２２におけるＯ　（または−１）の数に
１を加えたものに等しい。該参照コードは３つの０を有
するので、Ｚは４である。

この例における加算器８０は、４つの量が入力され、２
進数の形でｒｏｌｏｌｌｌＪ、１０進数の形で「２３」
に等しい出力を生み出す。（この出力は、正の数につい
ては、１の補数の場合も２の補数と同様である。）この
和は、復調され検波された信号２８（第、１図）におけ
る各振幅に参照位相コード２２における対応するビット
（ただし、参照コード中の各ｒＯＪは「−１」に変えな
ければならない、こうして参照コードは、ｒ　１１１−
１−１１−Ｉ　Ｊとなる。）を乗じたものに等しく、以
下のようになる。

２３・１・３＋１・３＋１・３＋（−１）・（−４）＋
（−１）・（−４）＋１・２＋（−１）・（−４） こうして、該パルス圧縮器の出力は、受信した各々のセ
グメント４１〜４７に参照コードの対応するビットを乗
したものの和に等しい。

第２図の回路は、ＴＲＷ　６４ビット・ディジタル・出
力相関器モデルＴＤＣ１０２３Ｊ　（容量６４ビット）
、あるいはそれと同等のもののような、一般に入手可能
な１ビット相関器を３台用いることにより構成されてい
る。乗算器や左シフｉ・回路８２および８４は、ハード
ウェアを要求しない、ビット補数回路８６は、インバー
タの集まりを具備している。

加算回路網或いは加算器８０は、Ｔｅｘａｓ　Ｉｎｓｔ
ｒｕｍｅ−ｎｔｓ加算器モデル５４ｓ　２８３またはそ
れと同等品であってよい。第２図に示す部品を接続する
ことにより、マルチ・ビット語の列と１ビット参照コー
ド２２との相関をとる集積回路を設計し、製作すること
を試みる必要性を回避して、入手可能な（２進数の）装
置を用いて、ソフトな制限動作をするパルス圧縮器が構
成され得る。また別の手段としては、１ビット相関器の
ための既知の設計、（および他の回路のための既知の設
計法用いて、集積回路が製作され得る。

本出願人は、上述の回路を以下の事実を考察することに
より導き出した。

基本的なディジタル・パルス・圧縮器３６の出力Ｙは、 と定義される。ここでＮは参照コードの長さ、Ｃ，、は
、該参照コードＣＯｎ番目のビット（ｌまたは−１に等
しい）、そしてＸ１１は、相関をとられるべき入力デー
タの続きのｎ番目の語に等しい。

もし、論理値が１のとき「１」、論理値の０をｒ−ＩＪ
と表現し、量Ｍを長さＮの参照コードの中の「−１」の
数として定義し、そして、ソフトな制限動作をする入力
データ列ｘ７についてｒｋＪビットでの２の補数表現（
Ｘ、、・Ｘ、１．。２°＋Ｘ、、１２’＋・・・＋Ｘ、
ｌ、、２ｊ＋・・・＋Ｘａ＋に−ｚ２”−”−Ｘｎ＋に
一＋２’−’）を用いると、第１式は、別の形に書き換
えられる。ここで、与えられた２進数の２の補数をとる
ということは、この数の１の補数をとって、その結果に
１を加えることであることに注意する。ＩＭ　（長さＮ
の位相コードの中の「−１」の数）が知られているので
、Ｍ個のｒｌＪに１を加えたものが、補正されたパルス
圧縮層出力を得るために加えられるべきことがわかる。

第１式は、次の第２式のように書き換えられる： Ｙ＝［（＞二重Ｙ、、、。）２°＋（）舌二　ｘ　　、
、、、）２’　　　・・・＋（ｆｆ　Ｘ、、、）２・＋
・・・＋（Σ−Ｘ　ｎ　＋　ｋ−□）２”−”＋（”９
二　Ｘｎ＋　　ｋ−１＞”２”−’＋Ｚ　　　　　］　
　Ｍｏｄ２Ｌ　　　　　　（２）ここで、Ｙは、パルス
圧縮器の出力に等しく、Ｎは参照コードの中のビットの
数に等しく、Ｘ、、Ｊは、Ｃ７＝１のときＸｎｒｉに等
しく、Ｃ７＝０または−１のときは、Ｘｌｌ＋ｊのビッ
ト補数に等しい。

またＬは（ｋ＋ＩｏｇｚＮ）より小さくない最小の整数
で、ｋビットのデータ語Ｎ個の演算に必要なフォーマッ
ト長さである。上式において、補正項Ｚは、長さＮの位
相コードの中のｒ　−１、Ｊの数に１を加えた数に等し
い。＊は、１の補数を意味する。

Ｘｎｒｉのビット補数がＣ，、＝０（または−１）のと
きに用いられ得るという事実は、排他的Ｎ。

Ｒの論理操作が用いられ得ることを示し、また第２式に
おけるカッコ内の項は、第２式が次のように書き換えら
れ得ることを示している。

Ｙ　＝　［ｓｏ　・２°＋ｓｔ　・２’＋−＋ｓ＝　・
２’＋−−−ｓ、−ｚ　−２”−”＋（ｓｏ−＋　Ｈ２
”−’）”　＋Ｚ）　Ｍｏｄ２Ｌ（３）である。

入力データの表現が１の補数の形のとき、該補正項Ｚは
、５に−１に等しく、該入力データの表現が２の補数の
形のときは、該補正項Ｚは、参照位相コードの中の−１
の数に１を加えたものに等しい。

第３式は、第２図の例において示したディジタルパルス
圧縮器３６のためのハードウェア手段を示唆する。第２
図におけるＬ　Ｓ　Ｂ　（ｌｅａｓｔ　５１ｇｎ１−ｆ
ｉｃａｎｔ　ｂｉｔ、最も重みの小さいｂｉｔ）の相関
器５０の出力は、２°（１に等しい）を乗じられる項Ｓ
０である。該ＬＳＢの次のビット相関器５２の出力は２
１を乗じられる項Ｓ、である。第２図の例においては、
その出力が、２に−１を乗じられるだけでなく、最後の
項のビット補数が用いられる、ただ１つの付加的な相関
器５４が存在する。ここで、ｋ−１を該等式中の項の数
で相関器の数とする。

また、補正項Ｚ　（２の補数については、参照コードの
中の−］の数に１を加えた数、または、■の補数につい
ては、相関器５４の出力）が加えられる。

もちろん、参照コード２２の長さや受信信号２０の長さ
は、変わり得、典型的には、レーダーへの応用において
、参照コード２２および等しい数のマルチ・ビット・デ
ータ語３４について約６３ビットを含む。受信信号２０
の各セグメントの振幅の検出は、第２図の例において示
されたような、８つの２進数レベルに沿って行われるば
かりでなく、多数の付加的なレベルについても行われ得
る。付加的なビットは、レベルの数が２倍になる毎に要
求され、その結果、１６個の異った位相および振幅のレ
ベルを区別するためには、４ビットデータ語が要求され
る。

第３図は、各語かに個のビットを有する、マルチ・ビッ
ト・データコード語の、受信され、復調された列の、ソ
フトな制限動作をする、パルス圧縮のための一般化され
たシステムを示す。対応する番号にの相関器が、各デー
タ語の中の各ピッｌ＝の位置または重み毎に１つ用いら
れる。第３図は、４つの、そのような相関器９１〜９４
を示す。より重みの大きいビットへ累進的にシフｌ−（
乗算）するために、１００〜１０４における該シフトに
続く全ての演算操作が、より大きい桁数Ｌ（第２図では
、回路８６の出力が６ビット語なので、Ｌは６に等しい
。）を有する２進数の語を用いて行われることを要求す
る。再び、補正項Ｚは、２の補数表現では、参照コード
の中の−１の数に１を加えたものに等しく、１の補数表
現では、相関器９４の出力に等しい。加算回路Ｍ４１０
６からの出力は、データ語の表現により、１または２の
補数表現における、パルス圧縮出力である。

２の補数演算を用いるシステムを適用する代わりに、■
の補数演算を用いるシステムを適用することも可能であ
る。第４図は、第２図のシステムと同様のシステムで、
同じ参照コード２２、および第１図の同じ復調された受
信信号２８についてではあるが、ｌの補数演算を適用し
たパルス圧縮によるものを示す。セグメント４４　、４
５　、および４７の最大値は、２の補数で得られた−４
のレベルの代わりに−３である。補正回路１１０は、単
に相関器５４の出力を加算器８０に送達する。

実際のシステムは、デュアルチャンネルであって、１つ
は、受信器からの同相データのための、そして他の１つ
は、受信器からの直角位相データのためのものである必
要がある。第５図は、第２図で示した型の、２つの同じ
パルス圧縮器３６　、３６を、１つは同相データに、他
方は、直角位相データに用い、該２つのパルス圧縮器３
６　、３６　’の出力を１つの包路線検波器１１６に結
合したシステム１１４を示す。本出願人は、２チヤンネ
ル、３ビット語、２５６ビットコードパルス圧縮器シス
テムを製作した。（本質的に２５６ビットの相関器を形
成するために）各々が６４ビットの容量を有する、４つ
の相関器がデータの各ビットについて用いられ、各チャ
ンネルにつき（各パルス圧縮器につき）全体で１２の相
関器が用いられた。

こうして、本発明は、検出された受信信号２゜と参照コ
ード２２の相関を、位相について相関をとるだけでな（
、該受信信号２ｏの相対的な振幅についても、該参照コ
ードとの相関をとる装置と方法を提供する。これは、受
信信号２ｏの各セグメントの振幅と位相の両方を示す、
複数の桁の語３４の各桁を、参照コード２２と共に処理
することによって達成される。容易に手に入る、市販の
１ビット相関器５０　、５２　、５４を用いることがで
きる。

′　参照コード−２２の長さが、入手可能な相関器の容
量（例えば６４ビット）を超えるところでは、２つ以上
の相関器の組合せが用いられ得る。各相関器５０　、５
２　、５４＋７１出力は、該相関器５０　、５２　、５
４ニょって相関をとられる桁の重みまたは位置に等しい
桁数だけシフトされ（乗じられ）る。ここで最も重みの
小さい桁の出力は、シフトされない。受信信号２０の位
相と参照コード２２の位相との相関を表現することので
きる、ＭＳＢ相関器５４の出力は、加算回路網８０へ送
達される前にビット補数毎会８６をとられる。選択され
る数表現（１の補数または２の補数）に依存する補正因
子１１０．８７もまた、該加算回路Ｍ４８０に加えられ
る。該加算回路網８０によって作られた和は、参照コー
ド２２と受信信号２０との間の相関の程度を示す数であ
る。

以上、ここに、本発明の特定の実施例を記述し、図示し
たが、種々の変形が、当業者にとって容易に実施し得る
ことが了解され、従って、特許請求の範囲は、そのよう
な変形や均等物をも含むものと解釈されることが意図さ
れている。

〔発明の効果〕

本発明によれば、一般に入手可能な回路部品及び設計の
みを用いて受信信号と参照コードとの相関をとる際に、
受信信号の多数のセグメントの各々の位相同様振幅をも
考慮に入れることのできるパルス圧縮器が、提供される
。

【図面の簡単な説明】

第１図は、送信或は受信されるコードの一例が示されて
いる、送受信システムのブロック図、第２図は、第１図
に示した、第１図のシステムの２の補数表現を用いたデ
ィジタルパルス圧縮器のブロック図、 第３図は、任意のビット長さのデータ語を使用するシス
テムのための、２の補数表現を用いた場合の、一般的な
ディジタルパルス圧ｌｉｔ　Ｈｃ７）　７”　ｏツク図
、 第４図は、第２図と同様のブロック図で、１の補数表現
を用いたもの、 第５図は、完全なシステムのブロック図である。 （符号の説明） １０・・・レーダーシステム、 １２・・・位相コード変調器、 １４・・・送信器、 １６・・・アンテナ、 ２０・・・受信信号、 ２２・・・参照位相コード、 ２４・・・受信器（復調器及び直角位相検出器を含む）
、 ２８・・・復調され、直角位相を検出された受信信号、 ３０・・・アナログ・トウ　・ディジタル変換器、３４
・・・アナログ・トウ　・ディジタル変換器３０の出力
信号、 ３６・・・ディジタル・パルス圧縮器、３８・・・他の
処理装置（包路線検波器、しきい値検出回路、トラッキ
ング装置、ディスプレイ他）、 ４１〜４７・・・各セグメント、 ５０　、５２　、５４・・・相関器、 ８０　、１０６・・・加算回路網、 ８２　、８４・・・変換回路、 ８５・・・変換手段、 ８６　、９６・・・ビット補数回路、 ８７・・・補正回路、 ９１　、９２　、９３　、９４・・・相関器、１１６・
・・包路線検波器。

Claims (1)

1. 【特許請求の範囲】 １、参照位相コード源から受けた２進数の参照位相コー
   ドに関し、 ソフトな制限動作をする、複数の位相変調された受信信
   号のパルス圧縮のための装置であって、該受信信号を復
   調するため、そして、ｋビットから成る各語が有限の時
   間における該復調された受信信号の位相と複数の可能な
   振幅のうちの１つを表現するように、該復調された信号
   を表現する該ｋビットから成るマルチ・ビット・ディジ
   タルデータ語の列を生成するための受信回路手段、各々
   が２つの入力端子と１つの出力端子を有し、該入力端子
   の第１が、該受信回路手段に結合されて、各ディジタル
   語の所定の重みを有するビットの１つを受け、該入力端
   子の第２が、参照位相コード源に接続されて、相続くデ
   ータ語の所定の重みを有するビットの群と該参照コード
   との相関をとるための、ｋ個の相関器、 複数の入力信号と、１つの出力端子を有し、該入力信号
   の和を表現する出力信号を生成するための加算手段、 各々が、選択された相関器の出力端子に結合された入力
   端子を有し、かつ、各々が該加算手段に結合された出力
   端子を有する、該選択された相関器からの出力に、該選
   択された相関器によって受けられたディジタルコードの
   ビットの重みに対応する所定の整数を乗するための複数
   の変換手段であって、該ディジタルコードの最も重みの
   大きいビットを受ける相関器に結合された変換手段が、
   該最も重みの大きいビットを受ける相関器の出力の２＾
   ｋ＾−＾１倍の数のビット毎の補数をその出力として出
   す変換手段、および 該加算手段の入力に結合され、該データ語の数表現に依
   存する量の補正因子を出力するための補正回路手段、 を具備することを特徴とするパルス圧縮のための装置。 ２、前記ｋが３に等しく、 前記受信回路手段が３つの出力ラインを有し、かつ、３
   ビットのデータ語の列を生成し、所定の重みを有する各
   ビットが、該３つの出力ラインの別々の１つに出力され
   、 前記複数の相関器が、該３ビットデータ語の最も重みの
   小さいビット（ＬＳＢ）の列を受ける、最も重みの小さ
   いビット（ＬＳＢ）の相関器、該３ビットデータ語の中
   の最も重みの大きいビット（ＭＳＢ）の列を受ける、最
   も重みの大きいビット（ＭＳＢ）の相関器、そして該３
   ビットデータ語の２番目に重みの大きいビットの列を受
   ける、２番目に重みの大きいビットの相関器を含み、 前記複数の変換手段が、前記ＬＳＢの相関器の出力信号
   を変えることなく前記加算器に伝達する導体、１桁だけ
   シフトした、２番目に重みの大きい相関器の出力を該加
   算器へ伝達する第２の変換手段、２桁シフトした前記Ｍ
   ＳＢの相関器の出力信号のビット毎の補数を該加算器へ
   出力する第３の変換手段、を包含する特許請求の範囲第
   １項記載のパルス圧縮のための装置。 ３、前記受信回路手段が、各々の有限の時間における復
   調された受信信号の８つの異ったレベルを検出して、該
   有限の時間における復調された受信信号の、複数の、２
   の補数のデータ語の中の１つを位相と相対的な振幅によ
   り、実質的に下記の表 ￥位相および相対的な振幅　　　　　データ語￥　＋０
   　　　　　　　　　　　　０００ 　＋１　　　　　　　　　　　　００１ 　＋２　　　　　　　　　　　　０１０ 　＋３　　　　　　　　　　　　０１１ 　−４　　　　　　　　　　　　１００ 　−３　　　　　　　　　　　　１０１　 　−２　　　　　　　　　　　　１１０ ￥　　　−１　　　　　　　　　　　　１１１￥　〔こ
   こで各データ語の最も左のビットが該 最も重みの大きいビット（ＭＳＢ）である。〕の如く割
   り当て、かつ、 前記補正回路手段が、該参照コードにおける「−１」の
   数に１を加えたものに等しい量を前記加算手段に出力す
   る特許請求の範囲第１項記載のパルス圧縮のための装置
   。 ４、前記受信回路手段が、各々の有限な時間における復
   調された受信信号の７つの異ったレベルを検出し、該有
   限の時間における復調された受信信号に対応する、複数
   の１の補数のデータ語の中の１つを、位相と相対的な振
   幅によって、実質的に下記の表 ￥位相および相対的な振幅　　　　　　データ語￥　＋
   ０　　　　　　　０００または１１１ 　＋１　　　　　　　　　　　　　００１ 　＋２　　　　　　　　　　　　　０１０ 　＋３　　　　　　　　　　　　　０１１ 　−３　　　　　　　　　　　　　１００ 　−２　　　　　　　　　　　　　１０１ ￥　　　−１　　　　　　　　　　　　　１１０￥　〔
   ここで各データ語の最も左のビットは、 最も重みの大きいビット（ＭＳＢ）である。〕前記補正
   回路手段が、前記加算手段に、該データ語の最も重みの
   大きいビット（ＭＳＢ）を受ける相関器の出力に等しい
   量を出力する特許請求の範囲第１項記載のパルス圧縮の
   ための装置。 ５、前記受信回路手段が、２の補数表現におけるデータ
   語を生成し、前記補正回路が、前記加算手段に、該参照
   コードの中の「−１」または「０」の数に１を加えたも
   のに等しい量を出力する特許請求の範囲第１項記載のパ
   ルス圧縮のための装置。 ６、前記受信回路手段が、１の補数表現におけるデータ
   語を生成し、前記補正回路手段が、前記加算手段に、前
   記データ語の最も重みの大きいビット（ＭＳＢ）を受け
   る相関器の出力に等しい量を出力する特許請求の範囲第
   １項記載のパルス圧縮のための装置。 ７、前記受信回路手段が、受信信号の同相成分を表現す
   る第１のデータ語の列、および、直角位相成分を表現す
   る第２のデータ語の列を含む２列のマルチ・ビット・デ
   ータ語をを生成し、 第２のｋ個の相関器、および、 該第２のｋ個の相関器の複数の出力を変換し、複数の結
   果を前記加算手段に加えるための第２の複数の変換手段
   を包含する特許請求の範囲第１項記載のパルス圧縮のた
   めの装置。 ８、２進数のレベルまたはビットの列を具備する参照位
   相コードと、振幅と位相の両方において変化する受信し
   たデータ信号との、振幅と位相の両方における相関の程
   度を示す出力を生成する装置であって、 受信したデータ信号に応答してマルチ・ビット・データ
   語の列を生成するための手段であって、各データ語が、
   所定の時間に受信した信号の位相と振幅の両方を表現し
   、各語の１つのビットが該信号の位相を表現する位相ビ
   ットで、各語の他のビットの位置が、該信号の振幅を表
   現する振幅ビットであるデータ語の列を生成するための
   手段、複数の振幅相関器手段であって、各々が、該デー
   タ語の列を生成するための手段によって生成された各々
   のデータ語の、所定の重みを有する１つの振幅ビットを
   受ける第１の入力を有し、かつ、参照位相コードのビッ
   トの列を受ける第２の入力を有している、該データ語の
   列の中の同じ重みをもつビットの列と、該参照位相コー
   ドのビットの列との相関の程度を表現するディジタル相
   関器出力の数を生成するための、複数の振幅相関器手段
   、および、 該振幅相関器手段によって受けられたデータ語のビット
   の位置に等しい数だけ各々の振幅相関器の出力を左へシ
   フトするための、そして、このシフトの結果を加算する
   ための手段であって、最も重みの小さいビット（ＬＳＢ
   ）を受ける該相関器手段の出力は、シフトされず、次に
   重みの小さいビットを受ける相関器手段の出力は、１だ
   けシフトされ、そしてこれらの他に更に附加される振幅
   相関器手段についても同様であるシフト加算手段を具備
   することを特徴とする装置。 ９、各データ語の前記位相ビットが、 該データ語の最も重みの大きいビット（ＭＳＢ）であっ
   て、 各々のデータ語の列のＭＳＢを受ける第１の入力、およ
   び、前記参照位相コードのビットの列を受ける第２の入
   力を有し、該入力で受けた信号の列の相関の程度を表現
   する２つの数出力を生成するための、位相ビット相関器
   手段、 前記シフトするための手段が、また、各データ語のビッ
   トの数に等しい場所の数だけ前記位相ビット相関器手段
   の出力をシフトし、結果のビット毎の補数をとり、該ビ
   ット毎の補数を、各前記振幅相関器手段の出力をシフト
   することによって得られた結果の和に加えること、そし
   て、前記データ語の数表現に依存する補正の数を、前記
   加算手段に出力する、補正回路手段、 を包含する特許請求の範囲第８項記載の装置。 １０、前記データ語の列を生成するための手段が、２の
   補数表現でデータ語を生成し、前記補正の数が、前記参
   照コードの中の「−１」または「０」の数に１を加えた
   数に等しい特許請求の範囲第８項記載の装置。 １１、前記データ語の列を生成するための手段が、１の
   補数表現でデータを生成し、かつ、前記補正の数が、前
   記位相ビット相関器の出力に等しい特許請求の範囲第８
   項記載の装置。 １２、２進数の参照位相コードに関し、 ソフトな制限動作をする、位相変調された受信信号のパ
   ルス圧縮のための方法であって、 各データ語の位相ビットが、ある有限の時間における受
   信信号の位相を表現し、各データの残りのビットが該有
   限の時間における受信信号の振幅を表現する、復調され
   た受信信号を表現するマルチ・ビット・データ語の列を
   生成すること、複数の振幅相関器の各々に、該データ語
   の列の中の同じ重みの位置を有する、振幅ビットの列を
   入力し、また、各振幅相関器に参照コードを入力し、そ
   して、該２つの入力の相関を表現する各相関器からの出
   力を生成すること、および、 最も重みの小さいビット（ＬＳＢ）の位置にあるデータ
   語のビットを受けるＬＳＢ相関器の出力は、０個シフト
   され、ＬＳＢから２番目の位置にあるデータ語ビットを
   受けるＬＳＢから２番目の相関器のデータ語ビットの出
   力は、１個シフトされというように、該相関器に入力さ
   れるデータ語のビットの重みの位置に等しい数だけ、よ
   り重みの大きい位置へシフトされたときの、各振幅相関
   器の２進数の出力の和と共に直接的に変化する和を生成
   することを特徴とする方法。 １３、データ語の列の中の前記位相ビットの列を位相相
   関器へ入力すること、また、前記参照位相コードを該位
   相相関器へ入力すること、そして、該２つの入力の相関
   を表現する該位相相関器の出力を生成すること、および
   、 前記和を生成する段階が、位相ビットの重みの位置に等
   しい数だけシフトされたときの該位相相関器の出力のビ
   ット毎の補数に、該データ語の数表現に依存する補正の
   数を加えることを包含する特許請求の範囲第１２項記載
   の方法。 １４、前記データ語が２の補数表現によるものであって
   、前記補正の数が、前記位相参照コードの振幅の低い方
   のビットの数に１を加えたものに等しい、特許請求の範
   囲第１３項記載の方法。 １５、前記データ語が、１の補数表現によるものであっ
   て、前記補正の数が前記位相相関器の出力に等しい特許
   請求の範囲第１３項記載の方法。