JPS62210648A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62210648A
JPS62210648A JP5545186A JP5545186A JPS62210648A JP S62210648 A JPS62210648 A JP S62210648A JP 5545186 A JP5545186 A JP 5545186A JP 5545186 A JP5545186 A JP 5545186A JP S62210648 A JPS62210648 A JP S62210648A
Authority
JP
Japan
Prior art keywords
silicon
film
aluminum
silicon nitride
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5545186A
Other languages
English (en)
Inventor
Yoichi Eguchi
洋一 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5545186A priority Critical patent/JPS62210648A/ja
Publication of JPS62210648A publication Critical patent/JPS62210648A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の改良に関するものである。
〔従来の技術〕
第7図ないし第11図は従来の二層配線を用いたシリコ
ン半導体装置の断面図であり、図において(1)はシリ
コン基板、(2)はシリコン酸化膜、(3)は1層目の
アルミニウム配線、(4)は1N目配線と2層目配線の
絶縁をとるための窒化シリコン膵からなる絶縁膜、(5
)は2層目のアルミシリコン配線である。(6)はスル
ホール、(7)は絶縁膜(4)上に析出したシリコン膜
である。
次に、このような構造のシリコン半導体素子の製造方法
を第8図〜第11図で示す。まず、第8図で、1層目の
アルミニウム配線(3)のパターン形成が終った後、シ
リコン基板(1)上に層間の絶縁膜(4)を形成し、そ
れに1層−2層目の配線間の接続を行なうスルホール(
6)を形成する。次に、第9図でアルミシリコン屡(5
)をスパッタ法などにより形成する。この時、アルミシ
リコン膜(5)から固溶限以上ノシ1yフン膜(7)が
絶縁膜(4)とアルミシリコン膜(5)との界面に析出
する。次に、第10図で写真製版技術を行いてアルミシ
リコン膜(5)を所定の形状にパターニングする。とこ
ろで、アルミシリコン膜(5)のエツチング液とシリコ
ン膜(7)のエツチング液とは異なるため、絶縁膜(4
)上に析出したシリコン膜(7)がとり残されろことと
なる。そこで、第11図で、析出したシリコン膜(7)
をO?4ガスプラズマにて除去することになる。ところ
で、層間の絶縁膜(4)として窒化シリコンを用いてい
るが、これも074 ガスプラズマにてエツチングされ
る物質であるため、析出したシリコン膜(7)を過剰に
エツチングすると層間の絶縁膜(4)のエツチングが進
行することになる。
〔発明が解決しようとする問題点〕
従来の半導体装置は以上のように構成されているので、
従来の窒化シリコン膜を層間絶縁膜として用いた二層配
線を有するシリコン半導体素子は、2N目アルミシリコ
ン配線をパターニングする時に析出したシリコン膜をC
ア4のプラズマにて除去することが必要であるが、この
時に層間の絶縁膜の窒化シリコン膜が同時に除去されて
しまい、甚だしい場合には一層目のアルミニウム配線が
露出してしまうという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、アルミシリコン膜のパターニングの後に、析
出シリコン膜をエツチングする際に、層間の絶縁用窒化
シリコン膜の膜減りを減少できる半導体装置を得ること
を目的とする。
〔問題点を解決するための手段〕
この発明に係る半導体装置は、窒化シリコン膜上にアル
ミシリコン配線を行なう半導体装置において、窒化シリ
コン膜上に酸化シリコン膜を形成した後、この酸化シリ
コン膜上にアルミニウム配線を行ったものである。
〔作用〕
この発明における半導体装置は、窒化シリコン膜上に形
成した酸化シリコン膜がOF4ガスプラズマでエツチン
グされる際に、そのエツチング速度が非常に遅いため、
0IP4ガスプラズマエツチを過剰に行っても下層の窒
化シリコン膜がおかされることはほとんどなくなる。
〔実施例〕
以下、この発明の一実施例を第1図ないし第6図につい
て説明する。図において、(1)はシリコン基板、(2
)は酸化シリコン膜、(3)は1層目のアルミニウム配
線、(4)は窒化シリコン膜からなる層間の絶縁膜、(
5)は2層目のアルミシリコン配線、(7)は析出シリ
コン膜、(8)は酸化シリコン膜である。
次に、シリコン半導体素子の製造方法を図に従つて説明
する。まず、第2図で、1層目のアルミニウム配線(3
)のバターニングを完了したシリコン基板(1)上にO
VD法により層間の絶縁膜(4)を形成する。次に、第
3図において、窒化シリコン膜(4)上に、OvD法に
より酸化シリコン膜(8)を約100OAりは形成する
。次に、第4図で1−2層配線間の接続をとるためのス
ルーホール(6)を写真製版技術により形成し、更に、
第5図で、2層目配線用のアルミシリコン膜(5)をス
パッタ法などで形成する。
次に、第6図で、2層目のアルミシリコン膜(5)の配
線のバターニングを行ない、ついで、析出シリコン膜(
7)を除去する。この時、酸化シリコン膜(8)が窒化
シリコン膜(4)を覆っているため、OF4ガスプラズ
マでの析出シリコン膜(7)の除去の際においても窒化
シリコンN(4)の厚さが減少することは全くなくなる
なお上記実施例ではシリコン半導体の場合につψて述べ
たが、その他の半導体、たとえばGaA310などでも
適用し得る。また、上記実施例では層間の絶縁膜として
窒化シリコン膜を用いた2層配線を有するシリコン半導
体素子について述べたが、1層配線の場合でも配線下の
絶縁膜として窒化シリコン膜を用いる半導体素子の場合
にも同様に適用し得ることは貫うまでもない。
〔発明の効果〕
以上のようにこの発明によれば、層間絶縁用窒化シリコ
ン膜上を覆って酸化シリコンを形成し、この酸化シリコ
ン膜上にアルミ・シリコン配線を行うようにしたため、
析出シリコン膜をOF4ガスプラズマエッチにより過剰
にエツチングしても層間絶縁用窒化シリコン膜はまった
く膜減りすることがなく、1層目アルミ配線上の窒化シ
リコン膜厚減少によるパッシベーション効果の低下や耐
湿性の低下を防止できる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す断面図、第2〜6図
はこの発明による製造工程を示す断面図、第7図は従来
の半導体装置の断面図、第8〜11図はその従来の製造
工程を示す断面図である。 図において、(1)はシリコン基板、(2)は酸化シリ
コン膜、(3)はアルミニウム配線、(4)は絶縁膜、
(5)はアルミシリコン配線、(7)はシリコン膜、(
8)は酸化シリコン膜である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 窒化シリコン膜上にアルミシリコン配線を行なう半導体
    装置において窒化シリコン膜上に酸化シリコン膜を形成
    しこの酸化シリコン膜上に上記アルミシリコン配線を行
    つたことを特徴とする半導体装置。
JP5545186A 1986-03-11 1986-03-11 半導体装置 Pending JPS62210648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5545186A JPS62210648A (ja) 1986-03-11 1986-03-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5545186A JPS62210648A (ja) 1986-03-11 1986-03-11 半導体装置

Publications (1)

Publication Number Publication Date
JPS62210648A true JPS62210648A (ja) 1987-09-16

Family

ID=12998964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5545186A Pending JPS62210648A (ja) 1986-03-11 1986-03-11 半導体装置

Country Status (1)

Country Link
JP (1) JPS62210648A (ja)

Similar Documents

Publication Publication Date Title
JPS62210648A (ja) 半導体装置
JP3348564B2 (ja) 誘電体キャパシタの製造方法
JPS6254427A (ja) 半導体装置の製造方法
JPH0485829A (ja) 半導体装置及びその製造方法
JPS62155537A (ja) 半導体装置の製造方法
JPH06310597A (ja) 半導体装置
JP2882065B2 (ja) 半導体装置の製造方法
JPS5825229A (ja) 半導体装置の製造方法
JPS6226842A (ja) 多層配線の形成方法
JPH02111052A (ja) 多層配線形成法
JPS63107141A (ja) 半導体装置の製造方法
JPS62222654A (ja) 半導体装置の製造方法
JPS62136857A (ja) 半導体装置の製造方法
JPS61239646A (ja) 多層配線の形成方法
JPS6149438A (ja) 半導体装置
JP2699389B2 (ja) 半導体装置の製造方法
JPH0222844A (ja) 半導体集積回路
JPH03248533A (ja) 半導体集積回路装置
JPH02113566A (ja) 半導体集積回路
JPS60175439A (ja) 多層配線形成方法
JPS62200746A (ja) 半導体装置
JPS61208851A (ja) 半導体装置の製造方法
JPH0936222A (ja) 半導体装置及びその製造方法
JPH02151052A (ja) 半導体装置の製造方法
JPS61216344A (ja) 半導体装置の製造方法