JPS62208129A - デ−タ処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 プロセッサシステムにおいて、プログラムを先取りして
格納するバッファを複数組設けることにより、複数の分
岐先プログラムをこれらのバッファにストアしておき、
プロセッサにおける処理結果に応じて選択されたバッフ
ァからのプログラムによりこのプロセッサが処理を行う
ようにして、アクセスタイムを大幅に短縮したデータ処
理方式％式％ 〔産業上の利用分野〕 本発明は、プログラムを格納している記憶装置へのアク
セスを演算の実行前に行ってこの記憶装置から読み出し
たプログラムをバッファにストアしておき、プロセッサ
はこのバッファにストアされているプログラムによって
処理を行うようにして、記憶装置へのアクセスとプロセ
ッサの処理とを並行して実行するようにしたプロセッサ
システムにおけるデータ処理方式に関する。

〔従来の技術〕

従来の電子計算機システムにおいては、アクセスタイム
を短縮するために、プログラムを記憶している記憶装置
からプログラムを先取りして記憶しておくバッファを設
け、プロセッサとは独立に記憶装置にアクセスしてあと
で使用するプログラムをこのバッファにストアしておく
ようにした処理方式が用いられている。

〔発明が解決しようとする問題点〕

このような従来のプログラム先取りによる処理方式では
、コール命令やジャンプ命令が実行されて予定のプログ
ラムが使用されなくなった場合、既に先取りされたプロ
グラムを無効にし、分岐先のプログラムを新たにアクセ
スし直さなければならなかった。

特に、現在主流になっている階層構造型プログラムのよ
うにコール、ジャンプ命令の出現頻度の高いプログラム
にあっては、上記のごとき従来の方式を採った場合には
分岐先のプログラムに新たにアクセスする頻度も多く、
処理の高速化が達成できなかった。

〔問題点を解決するための手段〕

第１図の原理図に示すように、記憶装置１から読出され
たプログラムの待ち行列をストアする複数のバッファ２
１．２２、−−−−−−・−２９と、プロセッサ４にお
ける処理に先立って読出されたプログラム中から分岐命
令を抽出して分岐先のプログラムを上記記憶装置から読
出す分岐命令抽出器３と、記憶装置から読出された上記
分岐先プログラムをストアするバッファをバッファ２１
．２２、・・−−一−−−２９中から指定し、またプロ
セッサ４からの分岐命令によって読出すべきバッファを
指定して分岐先プログラムをプロセッサに送出するとと
もに使用されなくなった命令をストアしているバッファ
をクリアするバッファ制御部５とを設けた。

〔作用〕

分岐命令抽出器３は、プロセッサ４の処理に先立って記
憶装置１から読出されたプログラム中の分岐命令を抽出
してその分岐先のプログラムをこの記憶装置１から読出
し、バッファ２１．２２、−・−・・・−２９中のバッ
ファ制御部５により指定されたバッファに待ち行列とし
てストアする。

プロセッサ４の処理が進行し、上記の分岐命令が処理さ
れてその分岐先が決定すると、このプロセッサ４はその
分岐先プログラムの先頭アドレスなどの分岐先プログラ
ムを指定する情報をバッファ制御部５に送出し、このバ
ッファ制御部５はこの情報によって分岐先プログラムを
記憶しているバッファを選択して読出し、所要の分岐先
プログラムをプロセッサ４に送出する。

このとき、バッファ制御部５は、上記プロセッサからの
情報によって使用されなかった分岐先プログラムも、例
えば分岐元の命令が同一であることなどから識別するこ
とができるので、この使用されなくなったプログラムを
ストアしているバッファを選択してクリア信号を印加す
るなどによりクリアして次の使用に備えるようにする。

〔実施例〕

第２図は、本発明による実施例の構成を示すもので、第
１図に対応する構成要素には同一の符号を付して示した
が、第１図のバッファ制御部５が制御器５１、パフファ
テーブル５２、バッファ２の入力側セレクタ５３および
出力側セレクタ５４により構成されている。

記憶装置１から順次読出されたプログラムは分岐命令抽
出器３により逐次解読され、ジャンプ命令あるいはコー
ル命令などの分岐命令を検出すると分岐先プログラムの
先頭アドレスを記憶装置１に送出してこの分岐先プログ
ラムをこの記憶装置から読出すとともに、分岐元命令の
アドレスおよび分岐先プログラムの先頭アドレスを制御
器５１に送出する。制御器５１は使用されていないバッ
ファの内の一つをこの分岐先プログラムに割り当て、記
憶装置１から読出されたこのプログラムをセレクタ５３
により割り当てたバッファにストアし、同時にこのバッ
ファ番号に対応してこのバッファにストアしたプログラ
ムの先頭アドレス、すなわち分岐先プログラムの先頭ア
ドレス、および分岐元の命令のアドレスをバッファテー
ブル５２にストアする。

プロセッサ４の処理が進行して、上記分岐元命令が処理
されると使用されるプログラムが決定するので、プロセ
ッサ４はこの分岐元の命令のアドレスおよび分岐先プロ
グラムの先頭アドレスを制御器５１に送出し、制御器５
１はこの分岐元命令のアドレスによりこの命令により分
岐するプログラムを記憶しているバッファを検索し、分
岐先プログラムの先頭アドレスが一致するバッファから
のプログラムをセレクタ５４を介してプロセッサ４に送
出するとともに、分岐元のバッファをクリアする。ただ
し、コール命令の場合はリターン命令により、もどって
くるので分岐元はクリアせず、制御器５１の管理下にお
く。分岐が成立しなかった場合は、分岐先のバッファを
クリアする。

なお、以上は分岐を有するプログラムについて（７）　
ミ説明したが、分岐を有しないプログラムあるいは分岐
を有するプログラムであっても分岐のない部分のプログ
ラムについても、制御器５１により適宜のバッファを選
択してストアしてからプロセッサ４に供絡して実行させ
ることができ、このときにはそのプログラムの先頭アド
レスをバッファテーブル５２にストアしておくことによ
ってバッファ２の誤使用を防止することが望ましい。

また、以上の説明では、使用されるプログラムがすべて
バッファ２にストアされているものとしたが、使用され
るプログラムが長い場合などはこのバッファはファース
トインファーストアウトメモリと同様に命令をプロセッ
サに送出しながら一方では記憶装置ｌから続出された命
令をストアするように構成することができ、この場合に
は分岐する命令により指定された複数のプログラムは並
行して記憶装置１から読出され、それぞれ割り当てられ
たバッファにストアされており、そのプログラムが使用
されないことが分岐元の命令の処理によって明らかにな
ってからそのプログラムの読出しを中止し、そのバッフ
ァをクリアするようにすればよい。

〔発明の効果〕

本発明によれば、分岐命令が実行されたとき、分岐する
可能性のあるプログラムはすべてバッファにストアされ
ているので、直ちに処理を実行することができ、待ち時
間が不必要であるので高速処理が可能となる。

【図面の簡単な説明】

第１図は本発明の原理を示すブロック図、第２図は本発
明の一実施例の回路ブロック図を示す。 １は記憶装置、２はバッファ、３は分岐命令抽出器、４
はプロセッサ、５はバッファ制御部である。

Claims (1)

1. 【特許請求の範囲】 プロセッサによる処理の実行に先立ってこの処理とは独
   立に記憶装置に格納されているプログラムにアクセスし
   て読出されたプログラムをバッファにストアし、このバ
   ッファにストアされたプログラムによってプロセッサが
   処理を行うようなデータ処理方式において、 それぞれ一連のプログラムを格納する複数のバッファ（
   ２１、２２、…………２９）と、 演算の実行に先立って記憶装置（１）から予め読出され
   たプログラムを解読して分岐命令を抽出し、この分岐命
   令により上記記憶装置から分岐先のプログラムを読出す
   分岐命令抽出器（３）と、これにより読出されたプログ
   ラムをストアするバッファを指定し、また、プロセッサ
   （４）からの分岐信号によりバッファを指定して分岐先
   プログラムを読出してこのプロセッサに送出するととも
   に使用されなくなったプログラムをストアしているバッ
   ファをクリアするバッファ制御部（５）とを備えること
   を特徴とするデータ処理方式。