JPS62206897A - ランドレス・スル−・ホ−ルで接続する方法 - Google Patents

ランドレス・スル−・ホ−ルで接続する方法

Info

Publication number
JPS62206897A
JPS62206897A JP61292651A JP29265186A JPS62206897A JP S62206897 A JPS62206897 A JP S62206897A JP 61292651 A JP61292651 A JP 61292651A JP 29265186 A JP29265186 A JP 29265186A JP S62206897 A JPS62206897 A JP S62206897A
Authority
JP
Japan
Prior art keywords
conductive pattern
dielectric material
support layer
copper
temporary support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61292651A
Other languages
English (en)
Other versions
JPH0347757B2 (ja
Inventor
レロイ・ニユーエル・チエリス
セロン・ラルー・エリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS62206897A publication Critical patent/JPS62206897A/ja
Publication of JPH0347757B2 publication Critical patent/JPH0347757B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Chemically Coating (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明は、少くとも２つの導体を、誘電材料を介して
接続する方法に関するものである。詳細に述べれば、こ
の発明は、誘電材料中にランドレスのメッキしたスルー
・ホールを形成する方法に関するものである。
Ｂ、従来技術 印刷回路カードまたは印刷回路板の製造には、導電材料
のシートが基板として用いられる。導電性パターンは、
基板の片側または両側の主表面上に形成される。
層と層の間を電気的に接続するため、全屈でコーティン
グしたスルー・ホールを形成する。誘電材料を介して導
電材料を接続する場合、誘電材料の表面上に、誘電性の
ランドおよび線を、広範囲に設ける。しかし、誘電材料
上にランドが存在すると、他の目的に使用できるはずの
誘電体上の貴重な面積を塞ぐことになるので望ましくな
い。
したがって、ランドレスのスルー・ホール接続を設ける
方法が提唱されている。
Ｃ１発明が解決しようとする問題点 これらの提唱された方法は、大部分が、所期の回路を画
定するため、またはスルー・ホールを形成した後既存の
回路を保護するため、またはこれら両方のために、何ら
かのフォトレジスト材料用する工程が必要である。領域
を保護する必要があるために、工程が著しく複雑になる
。
Ｄ９問題点を解決するための手段 この発明は、少くとも２つの導体を、誘電材料を介して
接続する方法に関するものである。詳細には、この発明
は、ランドレスのスルー・ホールを用いた接続を与える
ことに関するものである。・この発明の方法は、第１の
主表面上に第１の導電性パターンを有する誘電材料を設
けることを含む。第１の導電性パターンと、誘電材料の
第１の主表面とを覆う一時支持層を形成させる。
誘電材料の第１の主表面と反対側の第２の主光。
而には、第２の導電性パターンを形成させる。
さらに、第２の導電性パターンと、誘電材料の第２の主
表面を、一時的支持層で被覆する。
次に、第１の導電性パターンと、第２の電導性パターン
を接続スるイ／ターステイシャル・スルー・ホールを形
成させる。第１の導電性パターンを、第２の導電性パタ
ーンと電気的に接続させるため、スルー・ホールを導体
でメッキする。
次に支持層をはがして除去し、これにより第１および第
２の導電性パターンの間に、ランドレスの電気的接続を
設ける。
Ｅ、実施例 この発明は、少くとも２つの導電性パターンの間に、誘
電材料を介して電気的接続ケ設ける方法に関するもので
ある。
この発明の方法は、ランドレス・スルー・ホール電気接
続と称するものをもたらす。
この発明によれば、支持担体または支持層上に、第１の
導電性パターンを形成させる。この支持層は一時的なも
ので、後のステップで、形成した導電性パターンを変化
させずに、誘電材料からはがし取ることができる。
このような支持層１よ市販されており、ＹａｔｅｓＩｎ
ｄｕｓｔｒｉｅｓ社からＤｏｕｂｌｅ　Ｔｈ１ｎ　Ｆｉ
ｌｍ　　なる商品名で発売されているものが含まれる。
このような材料は一般に、自己支持できない厚さの電解
銅または銅を含有する層と、第２の電解銅の層を有する
。
銅層と第２の金属層とは、はく離削のコーティングによ
り分離される。は（離層の例としては、クロム、鉛、ニ
ッケル、アルミニウム、銀等がある。はく離コーティン
グにより、次に極めて薄い銅層を上に電着させることが
可能になり、裂けることなく支持層から機械的にはがす
ことができる。
アルミニウム等、他の除去可能な一時支持層も、必要が
あれば使用することができる。
所期の導電性パターンを、一時的支持材、特に上記に開
示した好ましい一時的支持材の薄い銅の表面上に形成さ
せることができる。これは、一時的支持材の銅の側に７
オトレジスト材料を塗布し、これに化学線を当て、現像
して、所期のパターンを特徴づける薄い銅の露出部分を
残すことにより、所期のパターンを形成させることによ
って行うことができる。
次に、薄い銅の上に所期の厚さに銅をメッキして、導電
性のパターンを形成する。
残ったフォトレジスト材料は、適当な溶剤で溶解するこ
とにより除去する。
次に、薄い銅層のフォトレジスト材料でコーティングし
た部分４および５なフラッシュ・エッチングにより除去
する。
フラッシュ・エツチングは、構造をエツチング剤に接触
させることにより行う。銅に適したエツチング剤には、
塩化第２銅、塩化第２鉄、ベルオキシニ硫酸ナトリウム
、亜塩素酸アンモニウム、過硫酸アンモニウムおよび硝
酸の溶液がある。これらの除去すべき銅層は極めて薄い
ため、エツチング剤との接触は、約１ないし約２分間な
要するのみである。フラッシュ・エツチングの温度は、
通常約４３°Ｃないし約６０″Ｃである。
同じ工程を、誘電材料の第２の主表面上に導電性パター
ンを形成する場合にも用いることができる。
所期の導電性パターンを有する所期の一時的支持層が、
次に周知のように位置決めピンで登録も、パターンで誘
電材料サンドイッチ、にして積層される。積層は、一時
的支持材上にある所期の、導電性パターンが、誘電材料
に隣接し接触するように行われる。少くとも２つの導電
性パターンが、誘電材料の異なる主表面上に積層される
。
この発明で使用される誘電体基板または材料は。
熱可氾性および熱硬化性樹脂を含む。代表的な熱硬化性
樹脂材料には、エポキシ、フェノールを主体とする材料
、およびポリイミドが含まれる。このような材料は通常
、ガラス充填エポキシまたはフェノールを主体とする材
料など、樹脂材料を補強材と一緒に成形して作成する。
フェノール型の材料の例としては、フェノール、レゾル
シノールおよびクレゾールの共重合体がある。適当な熱
可塑性重合体材料の例としては、ポリプロビレ／等のポ
リオレフィン、ポリスルホン、ポリカーボネート、ニト
リル・ゴム、ＡＢＳ重合体等がある。
この発明で使用される好ましい重合体材料はエポキシ樹
脂材料である。代表的なエポキシ樹脂には、ビスフェノ
ールＡとエビクロロヒドリンから得られるビスフェノー
ル型樹脂、フェノール等のフェノール系材料と、ホルム
アルデヒド等のアルデヒドから生成するノボラック樹脂
をエビクロロヒドリンでエポキシ化して得られる樹脂材
料、テトラグ°リシジルジアミノジフェニルメタン等の
多官能性エポキシ樹脂、およびアジピン酸ビス（Ｌ４−
エポキシ−６ニメチルシクロヘキシルメチル）等のアク
リル系エポキシ樹脂が含まれる。
エポキシ樹脂組成物には、周知の促進剤および硬化剤が
含まれてもよい。適当な硬化剤の例としては、ポリアミ
ン、第１、第２および第３アミン、ポリアミド、ポリス
ルフィド、尿素−フエノール−ホルムアルデヒド、酸、
および酸無水物がある。
さらに、適当な硬化剤には、ＢＦ３゜およびＢＦ３の錯
塩等のルイス酸触媒も含まれる。
この発明で用いる誘電体基板の多くは、樹脂およびガラ
ス繊維等の補強用繊維を含む、いわゆるプリプレグ基板
と称するもので°ある。この種の繊維を含有する組成物
は、通常繊維にたとえばエポキシ重合体組成物を含浸さ
せて製造する。エポキシ組成物の量は通常、ガラス繊維
中のエポキシ組成物の固形分が約３０ないし約７０重量
悌、好ましくは約５０ないし約６５重１ａ：％である。
繊維を配合した後、組成物を硬化させてＢ状態にして、
シート等、所期の形状に切断する。シートを用いる場合
は、厚さは通常約１．５ミルないし約８ミルである。Ｂ
状態にするための硬化は、一般に温度約８０＠Ｃないし
約１１０°Ｃで、約３分ないし約１０分間行う。
必要があれば、基板を他の基板上に積層したり、上記の
一時的支持層中の導電性パターンの間にはさむこともで
きる。
積層は、予熱した積層プレスを用いて、所期の構造を所
定の圧力および゛温度、たとえば約１４ｋｇ／ａｍ２（
２００ｐｓｉ）ないし約３５ｋｇ　／　ａｍ２（５００
ｐｓｉ）、好ましくは約１７．５ｋｇ／ａｍ２（２５０
ｐａｉ　）ないし、約２１ｋｇ／ａｍ２（３００ｐｓｉ
　）の圧力、約１８０＠Ｃ，の温度で圧縮して行う。圧
縮操作の時間は、使用する材料および与える圧力により
異る。
上記の条件の場合は、約１時間が適当である（第１Ａ図
）。
次に、誘電材料の表面上および反対側の表面上の導電性
パターンを接続するため、構造中に所要のスルｍ−ホー
ルを作成する。スルー・ホールは、機械的穴あけおよび
レーザによる穴あけを含む穴あけまたは打抜き操作によ
って行う（第１Ｂ図）。
インターステイシヤル・スルー・ホールが得られた後、
スルー・ホールを有する誘電体基板は、次に内部をメッ
キするため、適当な洗滌および前処理を行う。
たとえば、前処理は、サンド・プラストまたは蒸気プラ
スト等の物理的手段、および溶剤による膨潤等の化学的
方法による活性サイトの生成を含む。代表的な溶剤は、
Ｎメチル・ピロリドンである。
誘電体基板の両側の表面上の導電性パターンを電気的に
接続するため、金属をメッキするスルー・ホールは、銅
の付着に対する触媒作用がなげればならない。
たとえば、無電解銅メッキ浴に浸漬する前に、適白な触
媒ビスルー・ホール中に付着させる。
基板の触媒化すなわちシーディングに広く用いられる方
法の一つに、塩化第１スズ増感剤溶液および塩化パラジ
ウム活性化剤を使って金属バラ、ジウム粒子の層を形成
する方法がある。
たとえば、誘電体基板を触媒化する方法の１例が、米国
特許第５０１１９２０号明細書に開示されている。この
方法は、基板をコロイド状金属で処理して増感し、選択
性溶剤で処理を促進させて増感した誘電体基板から保護
コロイドを除去し、次に増感した基板上に銅を無電解付
着させることを含むものである。
また、たとえば米国特許７ｇ３０９９６０８号明細書に
開示されているように、誘電体基板を、半コロイ：ド溶
液からパラジウム金属等の６導電化″型金属粒子の薄膜
な肋電体基板上に付着させて、導電性金属で６導電化し
た”基体を電気メッキできる導電性基体を形成すること
もできる。
さらに、米国特許第５６５２３８８号明細書には、重合
体基板のメッキ工程で、クロム酸で予備エツチングをし
た後、スズ・パラジウム・ヒドロシルを用いて一段階活
性化により、基板を処理する方法が開示されている。
それより最近、米国特許第４０６６８０９号明細書は、
いわゆる三重シーディング法の使用な開示している。こ
の方法は、誘電体基板の表面を最初塩化第１スズ増感剤
溶液に、次に塩化パラジウム活性化剤に、次に塩化バッ
ジ、ラムと、塩化第１スズおよび塩酸からなるシーダ浴
に浸漬するものである。
さらに、米国特許第４４７８８５号明細書には、塩化第
１スズおよび塩化パラジウムによる処理を行５前に、基
板およびスルー・ホールを、多官能性イオン性重合体を
含有する水溶液で処理する方法が開示されている。
この重合体は、多官能性イオンを有する材料で、少くと
も２種類の同じ極性の活性なまたは有効なイオン性官能
基を含み、少くとも水との相溶性を有し、好ましくは水
溶性、または少くともこの発明で使用する水性組成物に
可溶性である。好ましいイオン性官能基は、四級フォス
フオニウムまたは四級アンモニムウ基等の陽イオン性官
能基である。少くとも２種類のイオン性官能基を含有す
る重合体は市販されているので、本明細書では詳細説明
の必要はない。市販の多官能性陽イオン性重合体にはＨ
ｅｒｃｕｌｅｓのレチン２１０、レチン２２０、および
レチン３００があり、これらについては１水溶性重合体
（Ｗａｔｅｒ　５ｏｌｕｂｌｅ　Ｐｏｌｙｍｅｒｓ　）
”。
Ｂｕｌｌａｔｌｎ　ＶＣ−４８２Ａ、　Ｈｅｒｃｕｌｅ
ｓ　Ｉｎｃｏｒｐｏｒａｔｅｄに開示されている。
これらのレチン重合体は高分子量の重合体（通。
常約ｓｏ、ｏｏｏないし約１．０００ｊ０００以上）で
あり、ボリアクルアミドを骨格とするものである。
イオン性重合体は通常約０．０１ないし約１重量％の水
溶液として用いられるが、約０．０５ないし約肌５重量
％で用いられることが多い。この水溶液は通常Ｈ２ＳＯ
４、ＨＣぷ等の無機ｒｐを含有し、ＰＨは約０ないし約
７で、約０ないし＃３の場合が多い。酸は通常約２ない
し約１０１ｉｆｉ１％存在する。
イオン性重合体による処理は、通常約１分ないし約１０
分行う。
イオン性重合体で処理した後、必要があれば、構造を脱
イオン水等で洗滌し、スルー・ホールに吸収されなかっ
た余分の重合体を除去する。
次に、スルー・ホールを、無電解銅メッキな開始できる
触媒組成物を含有する組成物に接触させて活性化する。
金属を含む組成物は、直接触媒化サイトを形成し、また
は触媒化サイトを形成する前駆体として作用する。存在
する金属は、元素の形でも、合金または化合物でも、ま
たはそれらの混合物でもよい。好ましい金属触媒は、金
、パラジウム、プラチナ等の貴金属である。さらに、銅
、ニッケル、コバルト、鉄、亜鉛、マンガン、アルミニ
ウム等の非貴金属も使用できる。
最も好ましい触媒はパラジウムである。代表的なパラジ
ウム組成物は、１℃中約１．２　　ないし約２．５ｇ　
のパラジウム塩、好ましくはｐｄＣＸ□、および１２中
約８０ないし約１５０ｇの第１スズ塩、好ましくはＳ　
ｎ　ＣＬ　２　・２　Ｈ２０１および１２中約１００な
いし約１５０ｍＪＬの酸、好ましくはＨＣλを含有する
。ＨＣｌ“を３７　ｓ　Ｈｃｇ水溶液の形で使用する場
合は、１１ｔ中約２８０ないし約３６０　ｍｆｔのＭＣ
Ｉ溶液を使用するのが好ましい。
最も好ましい組成物は、１２中約１．５ｇのｐｃｉｃＩ
ｔ２および１２中約２８０ｒ＋４の３７チＨＣｆｔを含
有する。
この組成物の温度は、通常約６５±１０・Ｆに保たれる
。
代表的な三重シーダ法については、米国特許第４５２５
３９０号明細書に開示されている。
次に、構造を無電解メッキ浴に浸漬することにより、ス
ルー・ホールを、ニッケル、銅等の導電性金属でメッキ
する（第１Ｃ図）。
使用する金属は銅が好ましい。適当な無電解銅メッキ浴
およびその使用法については、米国特許第３８４４７９
９号および第４１５２４６７号明細書に開示されている
。
無電解銅メッキ浴は、通常第２銅イオン源、還元剤、第
２銅イオンの錯化剤、ＰＨ調整剤を含む組成物である。
このメッキ浴は、シアン・イオン源および界面活性剤を
含有してもよい。
一般に使用される第２銅イオン源は、硫酸２に２銅また
は使用する錯化剤の第２＠塩である。硫酸第２銅を使用
する場合は、１ｆ！−巾約３ないし１５ｇ１好ましくは
１ｎ中約８ないし約１５ｇの量が好ましい。
一般に使用される還元剤はホルムアルデヒドで、通常１
２中約０．７ないし約７ｇを使用し、１２中約０．７な
いし約２．２ｇ使用されることが多い。
他の還元剤としては、パラホルムアルテヒト、トリオキ
サン、ジメチルヒダントイン等のホルムアルデヒド前駆
体または誘導体、アルカリ金属のボロハイドライド（ボ
ロハイドライドナトリウムまたはボロハイドライドカリ
ウム）等のボロハイドライドとす゛トリウムトリメトキ
シボロハイドライド等の置換ボロハイドライドおよびア
ミンボラン、イソプロピルアミンボラン、モルフォリン
ボラン等のボラ・ン類がある。
代表的なキレート化剤の例と°して、ロッシェル塩、エ
チレンジアミン四酢酸、エチレンジアミン四酢酸のナト
リウム塩（−１二、三、四ナトリウム塩）、ニトリロ四
酢酸およびそのアルカリ塩、グルコン酸、グルコン酸塩
、トリエタノールアミン、クル：ｌ／−ｒ−ラクトン、
エチレンジアミン三酢ｖＮヒドロキシエチル等の修飾エ
チレンジアミン酢酸類がある。　他の多数の適当な第２
銅錯化剤は、米国特許ＷＪ２９９６４０目号、第３０７
５８５５号、ｐｐ３０７５　ｓ　５　（５夛、および第
２９３８８０５号明細書に開示されている。溶液中の第
２銅イオンの量は、一般に１Ｌ中約２０ないし約５０ｇ
または３〜４倍モル・アクセスである。
さらに、メッキ浴は通常コーティングする表面のぬれを
促進するための界面活性剤を含有する。
好結果の得られる界面活性剤には、たとえば、Ｇａｆａ
ｃ　ＲＥ−６１０の商品名で市販されている有機、リン
酸エステルがある。一般に、界面活性剤の量は１Ｘ中約
０．０２ないし約０．３ｇである。さらに、浴のＰ　Ｈ
Ｙ　、たとえば水酸化ナトリウムまたは水酸化カリウム
等の塩基性化合物を、所期の、Ｈになるまで添加して調
整する。無電解銅メッキ浴のＰＨは、通常約１１．６な
いし１１．８とすることが好ましい。
メッキ浴はさらに、シアン・イオンを含有してよく、浴
中のシアン・イオン濃度が約０．０００２ないし約０．
０００４モルとなるように、１λ中約１０ないし２５ｍ
ｇのシアン化物を添加する。シアン化物の例としては、
アルカリ金属またはアルカリ±金属ノンアン化物、また
はシアン化アンモニウムがある。
上記のメッキ浴の比重は一般に約１．０７５０ないし１
．０８０である。さらに、無電解銅メッキ浴の温度は一
般に約７０’Ｃないし約８０°Ｃで、約７０’Ｃないし
約７５°Ｃとすることが多い。適当なメッキ温度および
シアン・イオン濃度については、米国特許第３８４４７
９９号明細書に記載されている。
スルー・ホール１０をメッキし、誘電体基板の両側の表
面上の導電性パターン２．３を電気的に接続した後、一
時的支持層８．９を、はく離層６．７と共に構造から引
はがすなと１の方法で、機械的に除去する（ｇＩ　Ｄ図
）。
Ｆ０発明の゛効果 比較的簡単な工程でジンドレスのメッキしたスルー・ホ
ールが得られて印刷回路板の有効面積を増大できる。
【図面の簡単な説明】
１’ＩＡ図は、誘電体基板の両側の主表面上に導電性パ
ターンを含む積層構造、第１Ｂ図は第１Ａ図の構造にス
ルー・ホールを設けた図、第１ｃ図は、スルー・ホール
上に導電性金属をメッキした図、第１Ｄ図は、一時的支
持層を除去した後の構造を示す。 １・・・・誘電体基板、２・・・・第１の導電性パター
ン、３・・・・第２の導電性パターン、４．５．・０．
支持層にメッキした金属、６．７・・パ・はく離層、°
８．９・・・・一時的支持層、１０・・・・スルー・ホ
ール、１１・・・・スルー・ホールにメッキした導電性
金属。 出願人　　インターｆ’ｆ？ｊ＝ル・０林・マシーンズ
・コ☆−シタン復代理人　弁理士　　篠　　　１）　　
文　　　雄４．５−・−支持ＭＬユメッキした金属６．
７−・Ｉユく禽１雇 ８．９−・−一時的支持層 １嚢盾構、迭。 第１Ａ図 スフレ−未−ｌＬ／苓た乏１７「二図 第１Ｂ図 第１Ｃ図 一時的支持１枢餘もしγｚ（ｋり巳 電ＩＤ図

Claims (1)

    【特許請求の範囲】
  1. （１）少くとも２つの導体を、誘電材料を介して接続す
    る方法において、 （ａ）誘電材料の第１の主表面上の第１の導電性パター
    ンと、前記第１の導電性パターンおよび前記誘電材料の
    前記第１の主表面を覆う一時的支持層とを形成し、 （ｂ）前記誘電材料の前記第１の主表面の反対側の第２
    の主表面上の第２の導電性パターンと、前記第２の導電
    性パターンおよび前記誘電材料の前記第２の主表面を覆
    う一時的支持層とを形成し、 （ｃ）前記第１の導電性パターンと、前記第２の導電性
    パターンとを接続するインターステイシヤル・スルー・
    ホールを形成し、 （ｄ）前記スルー・ホールを導電体でメツキすることに
    より、前記第１の導電性パターンを前記第２の導電性パ
    ターンと電気的に接続し、 （ｅ）支持層をはがすことにより除去して、第１および
    第２の導電性パターンの間をランドレス・スルー・ホー
    ルで接続する方法。
JP61292651A 1986-03-05 1986-12-10 ランドレス・スル−・ホ−ルで接続する方法 Granted JPS62206897A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US836376 1986-03-05
US06/836,376 US4704791A (en) 1986-03-05 1986-03-05 Process for providing a landless through-hole connection

Publications (2)

Publication Number Publication Date
JPS62206897A true JPS62206897A (ja) 1987-09-11
JPH0347757B2 JPH0347757B2 (ja) 1991-07-22

Family

ID=25271841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61292651A Granted JPS62206897A (ja) 1986-03-05 1986-12-10 ランドレス・スル−・ホ−ルで接続する方法

Country Status (7)

Country Link
US (1) US4704791A (ja)
EP (1) EP0235701B1 (ja)
JP (1) JPS62206897A (ja)
AU (1) AU593887B2 (ja)
BR (1) BR8700761A (ja)
CA (1) CA1245774A (ja)
DE (1) DE3779934T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289269A (en) * 1991-12-27 1994-02-22 Nippon Television Network Corporation Color television camera with details of luminance signal formation

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3928832C2 (de) * 1989-08-31 1995-04-20 Blasberg Oberflaechentech Verfahren zur Herstellung von durchkontaktierten Leiterplatten und Leiterplatten-Halbzeug
US5158645A (en) * 1991-09-03 1992-10-27 International Business Machines, Inc. Method of external circuitization of a circuit panel
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
US6079100A (en) * 1998-05-12 2000-06-27 International Business Machines Corporation Method of making a printed circuit board having filled holes and fill member for use therewith
US6009620A (en) * 1998-07-15 2000-01-04 International Business Machines Corporation Method of making a printed circuit board having filled holes
US6125531A (en) 1999-03-01 2000-10-03 International Business Machines Corporation Method of making a printed circuit board having filled holes and a fill member for use therewith including reinforcement means
US6467161B2 (en) * 2000-05-26 2002-10-22 Visteon Global Tech., Inc. Method for making a circuit board
US6473963B1 (en) * 2000-09-06 2002-11-05 Visteon Global Tech., Inc. Method of making electrical circuit board
US7637008B2 (en) * 2002-12-18 2009-12-29 Intel Corporation Methods for manufacturing imprinted substrates
US7371975B2 (en) * 2002-12-18 2008-05-13 Intel Corporation Electronic packages and components thereof formed by substrate-imprinting
US20040126547A1 (en) * 2002-12-31 2004-07-01 Coomer Boyd L. Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
DE102005011545A1 (de) * 2005-03-10 2006-09-21 Lpkf Laser & Electronics Ag Verfahren zur Kontaktierung von Leiterbahnen einer Leiterplatte
US7503111B2 (en) * 2005-03-31 2009-03-17 International Business Machines Corporation Method for increasing wiring channels/density under dense via fields
KR100688701B1 (ko) * 2005-12-14 2007-03-02 삼성전기주식회사 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
KR100776248B1 (ko) * 2006-11-21 2007-11-16 삼성전기주식회사 인쇄회로기판 제조방법
CA3107462A1 (en) 2018-07-24 2020-01-30 Voyager Therapeutics, Inc. Systems and methods for producing gene therapy formulations

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4865462A (ja) * 1971-12-16 1973-09-08
JPS5040466A (ja) * 1973-08-16 1975-04-14
JPS60263494A (ja) * 1984-06-12 1985-12-26 日立化成工業株式会社 記録電極板の製造法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA664222A (en) * 1963-06-04 H. Scheer Frederick Forming plated holes
US3163588A (en) * 1955-02-14 1964-12-29 Technograph Printed Electronic Method of interconnecting pathway patterns of printed circuit products
GB854881A (en) * 1956-12-04 1960-11-23 Emi Ltd Improvements in or relating to methods of forming conducting coatings on walls extending into insulating supports
US2986804A (en) * 1957-02-06 1961-06-06 Rogers Corp Method of making a printed circuit
GB1174043A (en) * 1966-03-01 1969-12-10 British Aircraft Corp Ltd Improvements relating to the manufacture of Printed Circuits
DE1665771C2 (de) * 1966-09-30 1975-05-28 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung gedruckter Schaltungsplatten
GB1207631A (en) * 1968-04-04 1970-10-07 Technograph Ltd Plated through holes
DE2515706A1 (de) * 1975-04-10 1976-10-21 Siemens Ag Verfahren zur herstellung von durchkontaktierten gedruckten schaltungen
US4354895A (en) * 1981-11-27 1982-10-19 International Business Machines Corporation Method for making laminated multilayer circuit boards
US4604799A (en) * 1982-09-03 1986-08-12 John Fluke Mfg. Co., Inc. Method of making molded circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4865462A (ja) * 1971-12-16 1973-09-08
JPS5040466A (ja) * 1973-08-16 1975-04-14
JPS60263494A (ja) * 1984-06-12 1985-12-26 日立化成工業株式会社 記録電極板の製造法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289269A (en) * 1991-12-27 1994-02-22 Nippon Television Network Corporation Color television camera with details of luminance signal formation

Also Published As

Publication number Publication date
AU593887B2 (en) 1990-02-22
AU6967487A (en) 1987-09-10
EP0235701B1 (en) 1992-06-24
CA1245774A (en) 1988-11-29
US4704791A (en) 1987-11-10
JPH0347757B2 (ja) 1991-07-22
BR8700761A (pt) 1987-12-29
EP0235701A3 (en) 1989-02-22
DE3779934T2 (de) 1993-02-04
EP0235701A2 (en) 1987-09-09
DE3779934D1 (de) 1992-07-30

Similar Documents

Publication Publication Date Title
JPS62206897A (ja) ランドレス・スル−・ホ−ルで接続する方法
US6630743B2 (en) Copper plated PTH barrels and methods for fabricating
CA1332885C (en) Conditioning a non-conductive substrate for subsequent selective deposition of a metal thereon
US6212769B1 (en) Process for manufacturing a printed wiring board
JP2643099B2 (ja) 導電金属の基板への付着方法
US4358479A (en) Treatment of copper and use thereof
JPS61256689A (ja) 無電解金属付着用基板前処理方法
US6265075B1 (en) Circuitized semiconductor structure and method for producing such
JPS63293994A (ja) 残留触媒粒子を除去する方法
JPH01225390A (ja) 電気伝導性板の製造法
EP0098472B1 (en) Method for decreasing plated metal defects by treating a metallic surface
EP0163089B1 (en) Process for activating a substrate for electroless deposition of a conductive metal
US4976808A (en) Process for removing a polyimide resin by dissolution
JPH021911B2 (ja)
JPS63168077A (ja) プリント配線板の製造法
JPS62273810A (ja) 強化合成重合体複合材料の処理方法
JPH03173196A (ja) 無電解金属化用のラミネートおよびこれから作られたプリント回路および該ラミネートの製造法
JPH05259611A (ja) プリント配線板の製造法
JPS63161173A (ja) 無電解めっき浴からめっきするための誘電体基板を条件付ける方法
JPS6345887A (ja) プリント配線板の製造方法
JPS60241291A (ja) 印刷配線板の製造方法
JPH07114312B2 (ja) 印刷配線板の製造法
JPS62296493A (ja) プリント配線板の製造方法
JPS61237497A (ja) プリント配線板の製造方法
JPS63283095A (ja) パタ−ン形成法